–7–rev. 一个
adsp-bf535
事件 控制
这 adsp-bf535 blackfin 处理器 提供 这 用户 和 一个
非常 有伸缩性的 mechanism 至 control 这 处理 的 events. 在
这 cec, 三 寄存器 是 美国ed 至 coordinate 和 控制
events. 各自 的 这 寄存器 是 16 位 宽, 和 各自 位 repre-
sents 一个 particular 事件 类:
•
cec 中断 获得 寄存器 (ilat)—the ilat
寄存器 indicates 当 甚至ts 有 被 latched. 这
适合的 位 是 设置 当 这 处理器 有 latched 这
事件 和 cleared 当 这 event 有 被 accepted 在
这 系统. 这个 寄存器 是updated automatically 用 这
控制 但是 将 是 读 当 在 supervisor 模式.
•
cec 中断 掩饰 寄存器 (imask)—the imask
寄存器 控制 这 masking和 unmasking 的 单独的
events. 当 一个 位 是 设置 在 这 imask 寄存器, 那 事件
是 unmasked 和 将 是processed 用 这 cec 当
asserted. 一个 cleared 位 在 the imask 寄存器 masks 这
事件 因此 阻止 这处理器 从 servicing 这
事件 甚至 though 这 事件将 是 latched 在 这 ilat
寄存器. 这个 寄存器 将 是 读 从 或者 写 至 当
在 超级的visor 模式. (便条 那 一般-目的 inter-
rupts 能 是 globally 使能d 和 无能 和 这 sti
和 cli instructions, 各自.)
•
cec 中断 pending 寄存器 (ipend)—the
ipend 寄存器 keeps 追踪 的所有 nested events. 一个 设置 位
在 这 ipend 寄存器 indicates 这 事件 是 目前
起作用的 或者 nested 在 一些 水平的. 这个 寄存器 是 updated
automatically 用 这控制 但是 将 是 读 当 在
supervisor 模式.
这 sic 准许 更远 控制 的 事件 处理 用 供应
三 32-位 中断 控制 和 status 寄存器. 各自 寄存器
包含 一个 位 相应的 至 each 的 这 附带的 中断
events 显示 在表格 2.
•
sic 中断 掩饰 寄存器 (sic_imask)—this
寄存器 控制 这 掩饰ing 和 unmasking 的 各自
附带的 中断 事件. 当一个 位 是 设置 在 这 寄存器,
那 附带的 事件 是 unmasked 和 将 是 processed
用 这 系统 当 asserted.一个 cleared 位 在 这 寄存器
masks 这 附带的 甚至t 因此 阻止 这
处理器 从 servicing 这 事件.
•
sic 中断 状态 寄存器 (sic_istat)—as
多样的 peripherals 能 是 编排 至 一个 单独的 事件, 这个
寄存器 准许 这 软件 至 决定 这个 附带的
事件 源 triggered 这 中断. 一个 设置 位 indicates
这 附带的 是 asserting这 中断, 一个 cleared 位
indicates 这 附带的 是 不 asserting 这 事件.
•
sic 中断 wakeup 使能 寄存器 (sic_iwr)—by
enabling 这 相应的 bit 在 这个 寄存器, 各自
附带的 能 是 配置 至 wake 向上 这 处理器,
应当 这 处理器 是 在一个 powered 向下 模式 当
这 事件 是 发生. (看 动态 电源 管理
在 页 11.)
因为 多样的 中断 来源能 编排 至 一个 单独的 一般-
目的 中断, 多样的 脉冲波 assertions 能 出现
同时发生地, 在之前 或者 在中断 处理 为 一个
中断 事件 already 发现 在 这个 中断 输入. 这
ipend 寄存器 内容 是 监控 用 这 sic 作 这
中断 acknowledgement.
这 适合的 ilat 寄存器 位 是 设置 当 一个 中断 rising
边缘 是 发现 (发现 需要 二 核心 时钟 循环). 这
位 是 cleared 当 这 各自的ipend 寄存器 位 是 设置. 这
ipend 位 indicates 那 这 甚至t 有 entered 在 这 处理器
pipeline. 在 这个 要点, 这 cec 将 认识 和 queue 这 next
rising 边缘 事件 在 这 相应的 事件 输入. 这
最小 latency 从 这 rising 边缘 转变 的 这 一般-
目的 中断 至 这 ipend 输出 asserted 是 三 核心
时钟 循环; 不管怎样, 这 latency 能 是 更 高等级的, 取决于
在 这 activity 在里面 和这 模式 的 这 处理器.
dma 控制者
这 adsp-bf535 blackfin 处理器 有 多样的, 独立
dma 控制者 那 支持 automated 数据 transfers 和
minimal overhead 为 这 blackfin处理器 核心. dma transfers
能 出现 在 这 adsp-bf535 blackfin 处理器's
内部的 memories 和 任何 的 它的 dma-有能力 peripherals.
additionally, dma transfers 能 是 accomplished 在 任何
的 这 dma-有能力 peripherals 和 外部 设备 连接
至 这 外部 记忆 interfaces, 包含 这 sdram con-
troller, 这 异步的 记忆 控制 和 这 pci 总线
接口. dma-有能力 peripherals 包含 这 sports, spi
端口, uarts, 和 usb 端口. 各自 单独的 dma-有能力
附带的 有 在 least 一个 专心致志的 dma 频道. dma 至 和
从 pci 是 accomplished 用 这 记忆 dma 频道.
至 describe 各自 dma sequence, 这 dma 控制 使用 一个 设置
的 参数 called 一个 descriptor 块. 当 successive dma
sequences 是 需要, 这些 descriptor blocks 能 是 linked 或者
chained 一起, 所以 这 completion 的 一个 dma sequence 自动-
initiates 和 开始 这 next sequence. 这 descriptor blocks
包含 全部 32-位 地址 为 这 根基 pointers 为 源 和
destination, enabling 进入 至 这 全部 adsp-bf535 blackfin
处理器 地址 空间.
在 增加 至 这 专心致志的 附带的 dma 途径, 那里 是
一个 独立的 记忆 dma 频道 提供 为 transfers 在
这 各种各样的 memories 的 这adsp-bf535 blackfin 处理器
系统. 这个 使能 transfers 的 blocks 的 数据 在 任何 的
这 memories, 包含 在-碎片 水平的 2 记忆, 外部
sdram, 只读存储器, sram, 和 flash 记忆, 和 pci 地址
spaces 和 little 处理器 intervention.
记忆 dma 19 IVG13
软件 看门狗 计时器 20 IVG13
保留 26–21
软件 中断 1 27 IVG14
软件 中断 2 28 IVG15
表格 2. 系统 中断 控制 (sic) (持续)
附带的 中断
事件
每ipheral
中断 id
Default
Mapping
: 点此下载
