FM24CL04
rev. 2.0
july 2003 页 2 的 12
地址
获得
`
128 x 32
fram 排列
数据 获得
8
SDA
计数器
串行 至 并行的
转换器
控制 逻辑
SCL
WP
A1
A2
图示 1. 块 图解
管脚 描述
管脚 名字 i/o 管脚 描述
a1-a2 输入 地址 1-2: 这 地址 管脚 设置 这 设备 选择 地址. 这 设备 地址 值
在 这 2-线 从动装置 地址 必须 相一致 这 设置 的 这些 二 管脚. 这些 管脚 是
内部 牵引的 向下.
SDA i/o 串行 数据/地址: 这个 是 一个 bi-directional 管脚 使用 至 变换 串行 数据 和 地址
为 这 二-线 接口. 它 雇用 一个 打开-流 输出 和 是 将 至 是 线-
或者’d 和 其它 设备 在 这 二-线 总线. 这 输入 缓存区 包含 一个 施密特
触发 为 噪音 免除 和 这 输出 驱动器 包含 斜度 控制 为 下落
edges. 一个 拉-向上 电阻 是 必需的.
SCL 输入 串行 时钟: 这 串行 时钟 输入 为 这 二-线 接口. 数据 是 clocked 输出 的
这 设备 在 这 scl 下落 边缘, 和 clocked 在 在 这 scl rising 边缘. 这 scl
输入 也 包含 一个 施密特 触发 输入 为 改进 噪音 免除.
WP 输入 写 保护: 当 wp 是 高 这 全部 排列 是 写 保护. 当 wp 是 低,
所有 地址 将 是 写. 这个 管脚 是 内部 牵引的 向下.
nc - 非 连接
VDD 供应 供应 电压
vss 供应 地面
: 点此下载
