FM24CL04
rev. 2.0
july 2003 页 5 的 12
图示 4. 从动装置 地址
非 文字 地址 occurs 为 一个 读 运作. 读
总是 使用 这 更小的 8-位 那 是 使保持 内部 在
这 地址 获得 和 这 9
th
地址 位 是 部分 的 这
从动装置 地址. 读 总是 begin 在 这 地址
下列的 这 previous 进入. 一个 随机的 读 地址
能 是 承载 用 做 一个 写 运作 作 explained
在下.
之后 传递 的 各自 数据 字节, just 较早的 至 这
acknowledge, 这 fm24cl04 increments 这 内部的
地址 获得. 这个 准许 这 next sequential 字节 至
是 accessed 和 非 额外的 寻址. 之后 这
last 地址 (1ffh) 是 reached, 这 地址 获得 将
滚动 在 至 000h. 那里 是 非 限制 至 这 号码 的
字节 那 能 是 accessed 和 一个 单独的 读 或者 写
运作.
数据 转移
之后 所有 地址 信息 有 被 transmitted,
数据 转移 在 这 总线 主控 和 这
fm24cl04 能 begin. 为 一个 读 运作 这
fm24cl04 将 放置 8 数据 位 在 这 总线 然后 wait
为 一个 acknowledge. 如果 这 acknowledge occurs, 这
next sequential 字节 将 是 transferred. 如果 这
acknowledge 是 不 sent, 这 读 运作 是
concluded. 为 一个 写 运作, 这 fm24cl04 将
接受 8 数据 位 从 这 主控 然后 send 一个
acknowledge. 所有 数据 转移 occurs msb (大多数
重大的 位) 第一.
记忆 运作
这 fm24cl04 是 设计 至 运作 在 一个 manner
非常 类似的 至 其它 2-线 接口 记忆
产品. 这 主要的 differences 结果 从 这
高等级的 效能 写 能力 的 fram
技术. 这些 改进 结果 在 一些
differences 在 这 fm24cl04 和 一个 类似的
配置 可擦可编程只读存储器 在 写. 这 完全
运作 为 两个都 写 和 读 是 explained
在下.
写 运作
所有 写 begin 和 一个 从动装置 地址 然后 一个 文字
地址. 这 总线 主控 indicates 一个 写 运作
用 设置 这 lsb 的 这 从动装置 地址 至 一个 0. 之后
寻址, 这 总线 主控 发送 各自 字节 的 数据 至
这 记忆 和 这 记忆 发生 一个
acknowledge 情况. 任何 号码 的 sequential
字节 将 是 写. 如果 这 终止 的 这 地址 范围
是 reached 内部, 这 地址 计数器 将 wrap
从 1ffh 至 000h.
不像 其它 nonvolatile 记忆 科技, 那里
是 非 写 延迟 和 fram. 这 全部 记忆
循环 occurs 在 较少 时间 比 一个 单独的 总线 时钟.
因此 任何 运作 包含 读 或者 写 能
出现 立即 下列的 一个 写. acknowledge
polling, 一个 技巧 使用 和 eeproms 至
决定 如果 一个 写 是 完全 是 unnecessary 和
将 总是 返回 一个 完毕 情况.
一个 真实的 记忆 排列 写 occurs 之后 这 8
th
数据 位 是 transferred. 它 将 是 完全 在之前 这
acknowledge 是 sent. 因此 如果 这 用户 desires 至
abort 一个 写 没有 altering 这 记忆 内容,
这个 应当 是 完毕 使用 一个 开始 或者 停止 情况
较早的 至 这 8
th
数据 位. 这 fm24cl04 needs 非
页 buffering.
拉 写 保护 高 将 使不能运转 写 至 这
全部 排列. 这 fm24cl04 将 不 acknowledge
数据 字节 那 是 写 当 写 保护 是
asserted. 在 增加, 这 地址 计数器 将 不
increment 如果 写 是 attempted. 拉 wp 低
(v
SS
) 将 deactivate 这个 特性.
图示 5 在下 illustrates 两个都 一个 单独的- 和
多样的- 字节 写.
: 点此下载
