9
128mb: x4, x8, x16 ddr sdram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
128mx4x8x16ddr_c.p65
–
rev. c; pub. 4/01 ©2001, micron 技术, 公司
128mb: x4, x8, x16
ddr sdram
初步的
函数的 描述
这 128mb ddr sdram 是 一个 高-速 cmos,
动态 随机的-进入 记忆 containing
134,217,728 位. 这 128mb ddr sdram 是 内部
配置 作 一个 四方形-bank dram.
这 128mb ddr sdram 使用 一个 翻倍 数据 比率
architecture 至 达到 高-速 运作. 这
翻倍 数据 比率 architecture 是 essentially 一个 2
n
-prefetch
architecture, 和 一个 接口 设计 至 转移 二
数据 words 每 时钟 循环 在 这 i/o 管脚. 一个 单独的 读
或者 写 进入 为 这 128mb ddr sdram 组成 的
一个 单独的 2
n
-位 宽, 一个-时钟-循环 数据 转移 在 这
内部的 dram 核心 和 二 相应的
n
-位 宽,
一个-half-时钟-循环 数据 transfers 在 这 i/o 管脚.
读 和 写 accesses 至 这 ddr sdram 是
burst 朝向; accesses 开始 在 一个 选择 location 和
continue 为 一个 编写程序 号码 的 locations 在 一个
编写程序 sequence. accesses begin 和 这 regis-
tration 的 一个 起作用的 command, 这个 是 然后 fol-
lowed 用 一个 读 或者 写 command. 这 地址
位 注册 coincident 和 这 起作用的 command
是 使用 至 选择 这 bank 和 行 至 是 accessed (ba0,
ba1 选择 这 bank; a0-a11 选择 这 行). 这 ad-
dress 位 注册 coincident 和 这 读 或者 写
command 是 使用 至 选择 这 开始 column loca-
tion 为 这 burst 进入.
较早的 至 正常的 运作, 这 ddr sdram 必须
是 initialized. 这 下列的 sections 提供 详细地
信息 covering 设备 initialization, 寄存器 defi-
nition, command 描述 和 设备 运作.
Initialization
ddr sdrams 必须 是 powered 向上 和 initialized
在 一个 predefined manner. 运算的 程序 其它
比 那些 指定 将 结果 在 未阐明的 opera-
tion. 电源 必须 第一 是 应用 至 v
DD
和 v
DD
Q
同时发生地, 和 然后 至 v
REF
(和 至 这 系统
V
TT
). v
TT
必须 是 应用 之后 v
DD
q 至 避免 设备
获得-向上, 这个 将 导致 永久的 损坏 至 这
设备. v
REF
能 是 应用 任何 时间 之后 v
DD
q 但是 是
预期的 至 是 nominally coincident 和 v
TT
. 除了
为 cke, 输入 是 不 公认的 作 有效的 直到 之后
V
REF
是 应用. cke 是 一个 sstl_2 输入 但是 将 发现
一个 lvcmos 低 水平的 之后 v
DD
是 应用. 维持-
ing 一个 lvcmos 低 水平的 在 cke 在 电源-向上
是 必需的 至 确保 那 这 dq 和 dqs 输出
将 是 在 这 高-z 状态, 在哪里 它们 将 仍然是 直到
驱动 在 正常的 运作 (用 一个 读 进入). 之后 所有
电源 供应 和 涉及 电压 是 稳固的, 和 这
时钟 是 稳固的, 这 ddr sdram 需要 一个 200µs 延迟
较早的 至 应用 一个 executable command.
once 这 200µs 延迟 有 被 satisfied, 一个 dese-
lect 或者 nop command 应当 是 应用, 和 cke
应当 是 brought 高. 下列的 这 nop com-
mand, 一个 precharge 所有 command 应当 是 ap-
plied. next 一个 加载 模式 寄存器 command
应当 是 issued 为 这 扩展 模式 寄存器 (ba1
低 和 ba0 高) 至 使能 这 dll, followed 用
另一 加载 模式 寄存器 command 至 这
模式 寄存器 (ba0/ba1 两个都 低) 至 重置 这 dll
和 至 程序 这 运行 参数. 二-hun-
dred 时钟 循环 是 必需的 在 这 dll 重置
和 任何 读 command. 一个 precharge 所有 com-
mand 应当 然后 是 应用, 放置 这 设备 在 这
所有 banks 空闲 状态.
once 在 这 空闲 状态, 二 自动 refresh 循环
必须 是 执行 (
t
rfc 必须 是 satisfied.) 增加-
ally, 一个 加载 模式 寄存器 command 为 这
模式 寄存器 和 这 重置 dll 位 deactivated (i.e., 至
程序 运行 参数 没有 resetting 这
dll) 是 必需的. 下列的 这些 (所需的)东西, 这
ddr sdram 是 准备好 为 正常的 运作.
寄存器 定义
模式 寄存器
这 模式 寄存器 是 使用 至 定义 这 明确的 模式
的 运作 的 这 ddr sdram. 这个 定义
包含 这 选择 的 一个 burst 长度, 一个 burst 类型, 一个
cas latency 和 一个 运行 模式, 作 显示 在
图示 1. 这 模式 寄存器 是 编写程序 通过 这
模式 寄存器 设置 command (和 ba0 = 0 和
ba1 = 0) 和 将 retain 这 贮存 信息 直到 它
是 编写程序 又一次 或者 这 设备 loses 电源 (除了
为 位 a8, 这个 是 自-clearing).
reprogramming 这 模式 寄存器 将 不 改变 这
内容 的 这 记忆, 提供 它 是 执行
correctly. 这 模式 寄存器 必须 是 承载 (reloaded)
当 所有 banks 是 空闲 和 非 bursts 是 在 progress,
和 这 控制 必须 wait 这 指定 时间 在之前
初始的 这 subsequent 运作. violating 也 的
这些 (所需的)东西 将 结果 在 未说明的 运作.
模式 寄存器 位 a0-a2 具体说明 这 burst 长度, a3
specifies 这 类型 的 burst (sequential 或者 interleaved),
a4-a6 具体说明 这 cas latency, 和 a7-a11 具体说明 这
运行 模式.
burst 长度
读 和 写 accesses 至 这 ddr sdram 是
burst 朝向, 和 这 burst 长度 正在 程序-
mable, 作 显示 在 图示 1. 这 burst 长度 deter-
mines 这 最大 号码 的 column locations 那
能 是 accessed 为 一个 给 读 或者 写 command.
burst 长度 的 2, 4, 或者 8 locations 是 有 为
两个都 这 sequential 和 这 interleaved burst 类型.
: 点此下载
