4
所有 intersil 半导体 产品 是 制造的, 聚集 和 测试 下面
ISO9000
质量 系统 certification.
Intersil 半导体 产品 是 出售 用 描述 仅有的. Intersil 公司 reserves 这 正确的 至 制造 改变 在 电路 设计 和/或者 规格 在 任何 时间 和-
输出 注意. accordingly, 这 reader 是 cautioned 至 核实 那 数据 薄板 是 电流 在之前 放置 顺序. 信息 陈设 用 Intersil 是 相信 至 是 精确 和
可依靠的. 不管怎样, 非 责任 是 assumed 用 Intersil 或者 它的 附属机构 为 它的 使用; 也不 为 任何 infringements 的 专利权 或者 其它 权利 的 第三 部 这个 将 结果
从 它的 使用. 非 执照 是 准予 用 牵涉 或者 否则 下面 任何 专利权 或者 专利权 权利 的 intersil 或者 它的 附属机构.
为 信息 关于 intersil 公司 和 它的 产品, 看 网 站点
http://www.intersil.com
图式 图解
便条: 测试 补偿 调整 范围 是 |v
OS
+ 1mv| 最小 涉及 至 输出. 典型 范围 是
±
20mv 和 r
T
= 20k
Ω.
图示 5. 建议的 v
OS
调整 和 补偿 hook-向上
测试 电路 和 波形
(持续)
输出
在
bal.
v-
V+
20k
Ω
竞赛
C
C
Q
29
Q
30
R
11
R
10
200
R
2BB
R
21
200
R
2AA
440
1.8k
R
2B
Q
3B
Q
3A
1.8k
R
2A
Q
4B
Q
4A
Q
18
Q
19
Q
20
Q
21A
Q
25
Q
22
R
6A
R
6B
Q
1B
Q
1A
Q
2A
Q
2B
R
1A
R
1B
Q
17
R
16
R
15
R
13
Q
28
Q
27
Q
24
Q
31
Q
26
Q
21B
Q
5A
Q
5B
R
3A
R
3B
R
19
Q
10
R
10
D
14
Q
16
Q
8
Q
23
V+
R
12
Q
15
Q
12A
R
9
D
138
Q
12B
Q
11B
输出
Q
7
Q
6
D
13A
Q
11A
Q
9
v-
+INPUT
bal 1
bal 2
补偿
-
OFFSET+
-输入
管脚 1
440
C
1
1pF
竞赛
R
18
30
R
17
50
ha-2520, ha-2522, ha-2525
: 点此下载
