3
管脚 描述
管脚 类型 标识 描述
1V
CC
†
积极的 电压 供应
2 NC 非 连接
3 地 地面
4 I RRD 一个 高 水平的 在 接受者 寄存器 使不能运转
forces 这 接受者 支持 输出-puts rbr1-rbr8
至 高 阻抗 状态.
5 O RBR8 这 内容 的 这 接受者 缓存区 regis-
ter 呈现 在 这些 三-状态 输出. 文字 为-
mats 较少 比 8 characters 是 正确的 justified 至
rbr1.
6 O RBR7 看 管脚 5-rbr8
7 O RBR6 看 管脚 5-rbr8
8 O RBR5 看 管脚 5-rbr8
9 O RBR4 看 管脚 5-rbr8
10 O RBR3 看 管脚 5-rbr8
11 O RBR2 看 管脚 5-rbr8
12 O RBR1 看 管脚 5-rbr8
13 O PE 一个 高 水平的 在 parity 错误 indicates received
parity 做 不 相一致 parity 编写程序 用 控制
位. 当 parity 是 inhibited 这个 输出 是 低.
14 O FE 一个 高 水平的 在 framing 错误 indicates 这
第一 停止 位 是 invalid.
15 O OE 一个 高 水平的 在 overrun 错误 indicates 这
数据 received 标记 是 不 cleared 在之前 这 last
character 是 transferred 至 这 接受者 缓存区
寄存器.
16 I SFD 一个 高 水平的 在 状态 flags 使不能运转 forces
这 输出 pe, fe, oe, dr, tbre 至 一个 高 im-
pedance 状态.
17 I RRC 这 接受者 寄存器 时钟 是 16x 这 接受者
数据 比率.
18 I DRR
一个 低 水平的 在 数据 received 重置 clears
这 数据 received 输出 dr 至 一个 低 水平的.
19 O DR 一个 高 水平的 在 数据 received indicates 一个
character 有 被 received 和 transferred 至
这 接受者 缓存区 寄存器.
20 I RRI 串行 数据 在 接受者 寄存器 输入 是
clocked 在 这 接受者 寄存器.
21 I MR 一个 高 水平的 在 主控 重置 clears pe, fe,
oe 和 dr 至 一个 低 水平的 和 sets 这 传输者
寄存器 empty (tre) 至 一个 高 水平的 18 时钟 循环
之后 mr 下落 边缘. mr 做 不 clear 这 receiv-
er 缓存区 寄存器. 这个 输入 必须 是 搏动 在 least
once 之后 电源 向上. 这 hd-6402 必须 是 主控
重置 之后 电源 向上. 这 重置 脉冲波 应当 满足
V
IH
和 t
MR
. wait 18 时钟 循环 之后 这 下落
边缘 的 mr 在之前 beginning 运作.
22 O TBRE 一个 高 水平的 在 传输者 缓存区 regis-
ter empty indicates 这 传输者 缓存区 寄存器
有 transferred 它的 数据 至 这 传输者 寄存器
和 是 准备好 为 新 数据.
23 I TBRL
一个 低 水平的 在 传输者 缓存区 regis-
ter 加载 transfers 数据 从 输入 tbr1-
tbr8 在 这 传输者 缓存区 寄存器. 一个 低 至
高 转变 在 tbrl
initiates 数据 转移 至
这 传输者 寄存器. 如果 busy, 转移 是 自动-
matically delayed 所以 那 这 二 characters 是
transmitted 终止 至 终止.
24 O TRE 一个 高 水平的 在 传输者 寄存器 emp-
ty indicates 完成 传递 的 一个 charac-
ter 包含 停止 位.
25 O TRO character 数据, 开始 数据 和 停止 位 呈现 se-
rially 在 这 传输者 寄存器 输出.
26 I TRB1 character 数据 是 承载 在 这 传输者
缓存区 寄存器 通过 输入 tbr1-tbr8. 为
character formats 较少 比 8 位 这 tbr8, 7 和
6 输入 是 ignored 相应的 至 它们的 pro-
grammed 文字 长度.
27 I TBR2 看 管脚 26-tbr1.
28 I TBR3 看 管脚 26-tbr1.
29 I TBR4 看 管脚 26-tbr1.
30 I TBR5 看 管脚 26-tbr1.
31 I TBR6 看 管脚 26-tbr1.
32 I TBR7 看 管脚 26-tbr1.
33 I TBR8 看 管脚 26-tbr1.
34 I CRL 一个 高 水平的 在 控制 寄存器 加载
负载 这 控制 寄存器 和 这 控制 文字. 这
控制 文字 是 latched 在 这 下落 边缘 的 crl.
crl 将 是 系 高.
35 I PI 一个 高 水平的 在 parity inhibit inhibits parity gen-
限定, parity checking 和 forces pe 输出 低.
36 I SBS 一个 高 水平的 在 停止 位 选择 选择 1.5
停止 位 为 5 character format 和 2 停止 位 为
其它 长度.
37 I CLS2 这些 输入 程序 这 character
长度 选择 (cls1 低 cls2 低 5 位)
(cls1 高 cls2 低 6 位) (cls1 低 cls2
高 7 位) (cls1 高 cls2 高 8 位.)
38 I CLS1 看 管脚 37-cls2.
39 I EPE 当 pi 是 低, 一个 高 水平的 在 甚至 parity
使能 发生 和 checks 甚至 parity. 一个 低
水平的 选择 odd parity.
40 I TRC 这 传输者 寄存器 时钟 是 16x
这 transmit 数据 比率.
†
一个 0.1
µ
f 解耦 电容 从 这 v
CC
管脚 至 这 地 是 rec-
ommended.
管脚 类型 标识 描述
hd-6402
: 点此下载
