7
所有 intersil u.s. 产品 是 制造的, 聚集 和 测试 utilizing iso9000 质量 系统.
intersil 公司’s 质量 certifications 能 是 viewed 在 www.intersil.com/设计/质量
intersil 产品 是 出售 用 描述 仅有的. intersil 公司 reserves 这 正确的 至 制造 改变 在 电路 设计, 软ware 和/或者 规格 在 任何 时间 没有
注意. accordingly, 这 reader 是 cautioned 至 核实 那 数据 薄板 是 电流 在之前 放置 顺序. 信息 陈设 用 intersil 是 相信 至 是 精确 和
可依靠的. 不管怎样, 非 责任 是 assumed 用 intersil 或者 它的 附属机构 为 它的 使用; 也不 为 任何 infringements 的 patents 或者 其它 权利 的 第三 部 这个 将 结果
从 它的 使用. 非 执照 是 准予 用 牵涉 或者 否则 下面 任何 专利权 或者 专利权 权利 的 intersil 或者 它的 subsidiaries.
为 信息 关于 intersil 公司 和 它的 产品, 看 www.intersil.com
一个.c. 测试 输入, 输出 波形
测试 电路
切换 波形
图示 6. 数据 输入 循环 图示 7. 控制 寄存器 加载
循环
图示 8. 状态 标记 输出
使能 时间 或者 数据 输出-
放 使能 时间
tbr1 - tbr8 有效的 数据
TBRL
(4)
t
设置
(2)
t
PW
(5)
t
支撑
(5)
t
支撑
(2)
t
PW
(4)
t
设置
有效的 数据
cls1, cls2, sbs, pi, epe
CRL
(6)
t
EN
SFD
RRD
状态 或者
rbr1 - rbr8
图示 9.
便条: 一个.c. 测试: 所有 输入 信号 必须 转变 在 v
IL
- 50% v
IL
和 v
IH
+ 20% v
IH
. 输入 上升 和 下降 时间 是 驱动 在 1ns/v.
输入
V
IH
+ 20% v
IH
V
IL
- 50% v
IL
1.5v 1.5v
输出
V
OH
V
OL
图示 10.
便条: 包含 偏离 和 jig 电容, c
L
= 50pf.
输出
C
L
(看 便条)
hd-6402
: 点此下载
