首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:373015
 
资料名称:HDMP-1636A
 
文件大小: 281.64K
   
说明
 
介绍:
Gigabit Ethernet and Fibre Channel SerDes ICs
 
 


: 点此下载
  浏览型号HDMP-1636A的Datasheet PDF文件第1页
1
浏览型号HDMP-1636A的Datasheet PDF文件第2页
2
浏览型号HDMP-1636A的Datasheet PDF文件第3页
3

4
浏览型号HDMP-1636A的Datasheet PDF文件第5页
5
浏览型号HDMP-1636A的Datasheet PDF文件第6页
6
浏览型号HDMP-1636A的Datasheet PDF文件第7页
7
浏览型号HDMP-1636A的Datasheet PDF文件第8页
8
浏览型号HDMP-1636A的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
4
hdmp-1636a/1646a/t1636a (传输者 部分) – gigabit ethernet
定时 特性
T
一个
= 0
°
c 至 +70
°
c, v
CC
= 3.15 v 至 3.45 v
标识 参数 单位 最小值 典型值 最大值
t
建制
建制 时间 nsec 1.5
t
支撑
支撑 时间 nsec 1.0
t_txlat
[1]
传输者 latency nsec 3.5
4.4
便条:
1. 这 传输者 latency, 作 显示 在 图示 4, 是 定义 作 这 时间 在 这 闭锁 在 的 这 并行的 数据 文字 (作 triggered
用 这 rising 边缘 的 这 transmit 字节 时钟, refclk) 和 这 传递 的 这 第一 串行 位 的 那 并行的 文字 (定义 用
这 rising 边缘 的 这 第一 位 transmitted).
二 接受者 字节 clocks
(rbc1/rbc0). 这些 clocks 是
180 degrees 输出 的 阶段 和
各自 其它, 和 是 alternately
使用 至 时钟 输出 这 10-位
并行的 输出 数据.
输入 sampler
这 输入 sampler 是 respon-
sible 为 converting 这 串行
输入 信号 在 一个 retimed 串行
位 stream. 在 顺序 至 accom-
plish 这个, 它 使用 这 高 速
串行 时钟 recovered 从 这
rx pll/时钟 恢复
块. 这个 串行 位 stream 是
sent 至 这 框架 demux 和
字节 同步 块.
框架 demux 和 字节
同步
这 框架 demux 和 字节
同步 块 是 有责任 为
restoring 这 10-位 并行的 数据
从 这 高 速 串行 位
stream. 这个 块 是 也
有责任 为 recognizing 这
comma character (或者 一个 k28.5
character) 的 积极的 disparity
(0011111xxx). 当 公认的,
这 框架 demux 和 字节
同步 块 工作 和 这 rx
pll/时钟 恢复 块 至
合适的 排整齐 这 receive 字节
clocks 至 这 并行的 数据. 当
一个 comma character 是 发现
和 realignment 的 这 接受者
字节 clocks (rbc1/rbc0) 是
需要, 这些 clocks 是
拉长, 不 slivered, 至 这
next 可能 准确无误的 排成直线
位置. 这些 clocks 将 是
全部地 排整齐 用 这 开始 的 这
第二 2-字节 ordered 设置. 这
第二 comma character
received 将要 是 排整齐 和 这
rising 边缘 的 rbc1. 作 每 这
8b/10b encoding scheme,
comma characters 必须 不 是
transmitted 在 consecutive 字节
至 准许 这 接受者 字节 clocks
至 维持 它们的 恰当的
recovered 发生率.
输出 驱动器
这 输出 驱动器 呈现
这 10-位 并行的 recovered 数据
字节 合适的 排整齐 至 这
receive 字节 clocks (rbc1/rbc0),
作 显示 在 图示 5. 这些
输出 数据 缓存区 提供 ttl
兼容 信号.
信号 发现
这 信号 发现 块
examines 这 差别的
振幅 的 这 输入
±
din.
当 这个 输入 信号 是 too
小, 它 输出 一个 逻辑 0 在
sig_det (谈及 至 sig_det 管脚
定义 为 发现
门槛), 和 在 这 一样
时间, forces 这 并行的 输出
rx[0]..rx[9] 至 所有 逻辑 一个
(1111111111). 这 主要的
目的 的 这个 电路 是 至
阻止 这 一代 的 随机的
数据 当 这 串行 输入 线条
是 disconnected. 当 这
信号 在
±
din 是 的 一个 有效的
振幅, sig_det 是 设置 至
逻辑 1, 和 这 输出 的 这
输入 选择 块 是 passed
通过.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com