3-198
寄存器. 在 各自 时钟, 这 内容 的 这个 寄存器 是 summed
和 这 电流 内容 的 这 accumulator 至 步伐 至 这 新
阶段. 这 阶段 accumulator stepping 将 是 inhibited 用
支持
ENPHAC 高. 这 阶段 accumulator 将 是 承载
和 这 值 在 这 输入 寄存器 用 asserting
LOad, 这个
zeroes 这 反馈 至 这 阶段 accumulator.
这 阶段 adder sums 这 encoded 阶段 调制 位
p0-1 和 这 输出 的 这 阶段 accumulator 至 补偿 这
阶段 用 0, 90, 180 或者 270 degrees. 这 二 位 是
encoded 至 生产 这 阶段 mapping 显示 在 表格 1.
这个 阶段 mapping 是 提供 为 直接 连接 至 这
在-阶段 和 quadrature 数据 位 为 qpsk 调制.
只读存储器 部分
这 只读存储器 部分 发生 这 12-位 sine 值 从 这
13-位 输出 的 这 阶段 adder. 这 输出 format 是 补偿
二进制的 和 范围 从 001 至 fff hexadecimal, 集中
周围 800 hexadecimal.
表格 1. 阶段 mapping
p0-1 编码
P1 P0 阶段 变换 (degrees)
00 0
01 90
1 0 270
1 1 180
图示 2a. 频率 加载 使能 用 SFTEN
图示 2b. 频率 加载 控制 用 sclk
图示 3. i/o 定时
SCLK
SD
SFTEN
msb/LSB
0
1
2
63
62
61
SCLK
SD
SFTEN
msb/LSB
0
1
2
63
62
61
CLK
加载
TXFR
out0-11
1346789101152
新
数据
ENPHAC
sel_l/M
HSP45102
: 点此下载
