11
给 用 这 等式 在 这 bottom 的 各自 块 图解.
图示 7a 显示 这 数据 样本 排成直线 在 这 前-
adders 为 这 数据/系数 排成直线 显示 在 图示 6.
这 双 过滤 应用 是 配置 用 writing 1d0h 至
地址 000H 通过 这 微处理器 接口, cin0-9, a0-8,
和
wr. 自从 这个 应用 做 不 使用 decimation, 这
4th 位 的 这 控制 寄存器 在 地址 001H 必须 是 设置 至
使不能运转 数据 倒置 (看 表格 2). 失败 至 使不能运转 数据
倒置 将 生产 erroneous 结果.
使用 这个 architecture, 仅有的 这 唯一的 coefficients 需要 至
是 贮存 在 这 coefficient bank. 为 例子, 这 在之上
filter 将 是 贮存 在 这 first coefficient 设置 为 fir 一个 用
writing c0, c1, c2, 和 c3 至 地址 100h, 101h, 102h,
和 103h 各自. 至 写 这 一样 filter 至 这 first
coefficient 设置 为 fir b, 这 地址 sequence 将
改变 至 104h, 105h, 106h, 和 107h.
至 运作 这 hsp43168 在 这个 模式,
txfr 是 系 低 至
确保 恰当的 数据 流动; 两个都
fwrd 和 Rvrs 是 系 低
至 使能 数据 样本 从 这 向前 和 反转 数据
paths 至 这 alus 为 前-adding; accen 是 系 低 至
阻止 accumulation 在 多样的 clks;
SHFTEN 是 系 低
至 准许 shifting 的 数据 通过 这 decimation 寄存器;
mux0-1 是 编写程序 至 multiplex 这 输出 这 的 也
fir 一个 或者 fir b; csel0-4 是 可编程序的 至 进入 这
贮存 系数 设置, 在 这个 例子 csel = 00000.
C0
C1
C2
C3
C3
C2
C1
C0
X9 X8 X7 X6 X5 X4 X3 X2 X1 X0
h(n)
x(n)
图示 6. 数据/系数 排成直线 为 8-tap
甚至 symmetric 过滤
8 taps
图示 7a. 数据 流动 作 数据 样本 7 是 CLOCKED
在 这 喂养 向前 平台
图示 7b. 数据 流动 作 数据 样本 8 是 CLOCKED
在 这 喂养 向前 平台
图示 7c. 数据 流动 作 数据 样本 9 是 CLOCKED
在 这 喂养 向前 平台
图示 7. 数据 流动 图解 为 8-tap SYMMETRIC
过滤
6 5 47
C0 C1 C2 C3
0 1 2 3
(x7+x0)c0+(x6+x1)c1+(x5+x2)c2+(x4+x3)c3
+ + + +
+
+ + + +
+
7 6 5
8
C0 C1 C2 C3
1 2 3
(x8+x1)c0+(x7+x2)c1+(x6+x3)c2+(x5+x4)c3
4
+ + + +
+
8 7 69
C0 C1 C2 C3
2 3 4 5
(x9+x2)c0+(x8+x3)c1+(x7+x4)c2+(x6+x5)c3
HSP43168