13
在 这 数据 流动 图解 的 图示 10, 这 顺序 的 这 数据
样本 输入 在 至 这 filter cell 是 显示 用 这 号码 在
这 向前 和 backward shifting decimation paths. 这
输出 的 这 filter cell 是 给 用 这 等式 在 这 bottom
的 这 块. 这 图解 在 图示 10A 显示 数据 样本
排成直线 在 这 前-adders 为 这 数据/coefficient
排成直线 显示 在 图示 9.
这个 双 filter 应用 是 configured 用 writing 110h 至
地址 000h 通过 这 微处理器 接口, cin0-9,
a0-8, 和 wr. 也, 数据 倒置 必须 是 无能 用
设置 位 4 的 这 控制 寄存器 在 地址 0001h. 作 在
这 8-tap 例子, 仅有的 这 唯一的 coefficients 需要 至 是
贮存 在 这 Coefficient bank. 这些 coefficients 是 贮存
在 这 first coefficient 设置 为 FIR 一个 用 writing c0, c1, c2, 和
C3 至 地址 100h, 101h, 102h, 和 103H 各自. 至
写 这 一样 filter 至 这 first coefficient 设置 为 fir b, 这
地址 sequence 将 改变 至 104h, 105h, 106h, 和
107h. 这 控制 信号 txfr, fwrd, rvrs, accen,
shften, 和 csel0-4 是 控制 作 描述 在
例子 1.
例子 3. asymmetric 过滤 例子
这 fir cells 在里面 这 hsp43168 能 各自 计算 4
asymmetric taps 在 各自 时钟. 因此, 一个 单独的 fir cell 能
执行 一个 8-tap asymmetric filter 如果 这 hsp43168 是
clocked 在 两次 这 输入 数据 比率. similarly, 如果 这 双 是
configured 作 一个 单独的 filter, 一个 16-tap asymmetric filter 是
realizable. 仅有的 一个 的 这 二 fir cells 是 使用 在 这个
例子 为 这 块 图解 显示 在 图示 11.
为 这个 例子, 这 fir cells 是 configured 作 二 8-tap
asymmetric filters 这个 是 clocked 在 两次 这 输入 数据
比率. 新 数据 是 shifted 在 这 向前 和 backward
decimation paths 每 其它 clk 用 这 assertion 的
shften. 这 filter 输出 是 计算 用 passing 数据 从
各自 decimation path 至 这 multipliers 在 alternating clocks.
二 sets 的 coefficients 是 必需的, 一个 为 数据 在 这
向前 decimation path, 和 一个 为 数据 在 这 反转
path. 这 filter 输出 是 发生 用 accumulating 这
乘法器 输出 为 二 clks.
这 运作 的 这个 configuration 是 更好的 理解 用
comparing 这 数据/coefficient 排成直线 在 图示 12 和
这 数据 流动 图解 在 图示 13. 这 alus 有 被
omitted 从 这 FIR cell 图解 因为 数据 是 喂养 至 这
multipliers 直接地 从 这 向前 和 反转 decimation
paths. 这 数据 样本 在里面 这 FIR cell 是 显示 用 这
号码 在 这 decimation paths.
HSP43168
ina0-9
inb0-9
out9-27
fir 一个
fir b
M
U
X
图示 11. 使用 HSP43168 作 二 独立
过滤
8-tap asymmetric
8-tap asymmetric
AA
BB
C7 C6 C5 C4 C3
C2
C1
C0
h(n)
x(n)
图示 12. 数据/系数 排成直线 为 8-tap
asymmetric 过滤
8-taps
X9 X8 X7 X6 X5 X4 X3 X2 X1 X0
HSP43168
: 点此下载
