hy57v561620(l)t
修订 1.8 / apr.01
函数的 块 图解
4mbit x 4banks x16 i/o 同步的 dram
x decoders
状态 机器
A0
A1
A12
BA0
BA1
地址 缓存区
地址
寄存器
模式 寄存器
行
前
Decoders
Column
前
Decoders
column 增加
计数器
行 起作用的
Column
起作用的
Burst
计数器
数据 输出 控制
cas latency
内部的 行
计数器
DQ0
DQ1
DQ14
DQ15
自 refresh 逻辑
&放大; 计时器
pipe 线条 控制
i/o 缓存区 &放大; 逻辑
bank 选择
sense 放大 &放大; i/o 门
CLK
CKE
CS
RAS
CAS
我们
UDQM
LDQM
4mx16 bank 3
x decoders
记忆
Cell
排列
y decoders
x decoders
4mx16 bank 0
4mx16 bank 1
4mx16 bank 2