飞利浦 半导体
SC16C550B
5 v, 3.3 v 和 2.5 v uart 和 16-字节 fifos
产品 数据 rev. 02 — 14 12月 2004 6 的 47
9397 750 14446
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
5.2 管脚 描述
图 4. dip40 管脚 configuration.
SC16C550BIN40
002aaa584
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
D0
D1
D2
D3
D4
D5
D6
D7
RCLK
RX
TX
CS0
CS1
BAUDOUT
XTAL1
XTAL2
IOW
IOW
V
SS
V
CC
RI
DCD
DSR
CTS
MR
OUT1
DTR
RTS
OUT2
INT
RXRDY
A0
A1
A2
作
TXRDY
DDIS
IOR
IOR
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
CS2
表格 2: 管脚 描述
标识 管脚 类型 描述
PLCC44 LQFP48 DIP40
a2-a0 29, 30,
31
26, 27,
28
26, 27,
28
I
寄存器 选择.
a2-a0 是 使用 在 读 和 写 行动 至
选择 这 uart 寄存器 至 读 从 或者 写 至. 谈及 至 Table 3为
寄存器 地址 和 谈及 至
作 描述.
作 28 24 25 I
地址 strobe.
当 作 是 起作用的 (低), a0, a1, 和 A2 和 cs0,
cs1, 和
cs2 驱动 这 内部的 选择 逻辑 直接地; 当 作 是
高, 这 寄存器 选择 和 碎片 选择 信号 是 使保持 在 这 逻辑
水平 它们 是 在 当 这 低-至-高 转变 的
作 occurred.
BAUDOUT 17 12 15 O
波特 输出.
baudout 是 一个 16
×
时钟 信号 为 这 传输者 部分
的 这 uart. 这 时钟 比率 是 established 用 这 涉及 振荡器
频率 分隔 用 一个 divisor specified 在 这 波特 发生器 divisor
latches.
baudout 将 也 是 使用 为 这 接受者 部分 用 tying
这个 输出 至 rclk.