飞利浦 半导体
SC16C550B
5 v, 3.3 v 和 2.5 v uart 和 16-字节 fifos
产品 数据 rev. 02 — 14 12月 2004 7 的 47
9397 750 14446
© koninklijke 飞利浦 electronics n.v. 2004. 所有 权利 保留.
cs0, cs1,
CS2
14, 15,
16
9, 10,
11
12, 13,
14
I
碎片 选择.
当 cs0 和 cs1 是 高 和
cs2 是 低, 这些
三 输入 选择 这 uart. 当 任何 的 这些 输入 是 inactive,
这 uart 仍然是 inactive (谈及 至
作 描述).
CTS 40 38 36 I
clear 至 send.
cts 是 一个 modem 状态 信号. 它的 情况 能 是
审查 用 读 位 4 (
cts) 的 这 modem 状态 寄存器. 位 0
(
cts) 的 这 modem 状态 寄存器 indicates 那 cts 有 changed
states 自从 这 last 读 从 这 modem 状态 寄存器. 如果 这
modem 状态 中断 是 使能 当
cts 改变 水平 和 这
自动-
CTS 模式 是 不 使能, 一个 中断 是 发生. 这个 管脚 有
非 效应 在 这 uart’s transmit 或者 receive 运作.
d7-d0 9-2 4-2,
47-43
8-1 i/o
数据 总线.
第八 数据 线条 和 3-状态 输出 提供 一个 bi-directional
path 为 数据, 控制 和 状态 信息 在 这 uart 和
这 cpu.
DCD 42 40 38 I
数据 运输车 发现.
dcd 是 一个 modem 状态 信号. 它的 情况 能
是 审查 用 读 位 7 (
dcd) 的 这 modem 状态 寄存器. 位 3
(
dcd) 的 这 modem 状态 寄存器 indicates 那 dcd 有 changed
states 自从 这 last 读 从 这 modem 状态 寄存器. 如果 这
modem 状态 中断 是 使能 当
dcd 改变 水平, 一个
中断 是 发生.
DDIS 26 22 23 O
驱动器 使不能运转.
ddis 是 起作用的 (低) 当 这 cpu 是 不 读
数据. 当 起作用的,
ddis 能 使不能运转 一个 外部 transceiver.
DSR 41 39 37 I
数据 设置 准备好.
dsr 是 一个 modem 状态 信号. 它的 情况 能 是
审查 用 读 位 5 (
dsr) 的 这 modem 状态 寄存器. 位 1
(
dsr) 的 这 modem 状态 寄存器 indicates DSR 有 changed 水平
自从 这 last 读 从 这 modem 状态 寄存器. 如果 这 modem
状态 中断 是 使能 当
dsr 改变 水平, 一个 中断 是
发生.
DTR 37 33 33 O
数据 终端 准备好.
当 起作用的 (低), dtr informs 一个 modem 或者
数据 设置 那 这 uart 是 准备好 至 establish 交流.
dtr 是
放置 在 这 起作用的 水平的 用 设置 这
dtr 位 的 这 modem 控制
寄存器.
dtr 是 放置 在 这 inactive 水平的 也 作 一个 结果 的 一个
主控 重置, 在 循环 模式 运作, 或者 clearing 这
dtr 位.
INT 33 30 30 O
中断.
当 起作用的 (高), int informs 这 cpu 那 这 uart
有 一个 中断 至 是 serviced. 四 情况 那 导致 一个 中断
至 是 issued 是: 一个 接受者 错误, received 数据 那 是 有 或者
安排时间 输出 (先进先出 模式 仅有的), 一个 empty 传输者 支持 寄存器 或者
一个 使能 modem 状态 中断. int 是 重置 (deactivated) 也
当 这 中断 是 serviced 或者 作 一个 结果 的 一个 主控 重置.
NC 1, 12,
23, 34
1, 6, 13,
21, 25,
36, 37,
48
- - 不 连接.
out1, OUT2 38, 35 34, 31 34, 31 O
输出 1 和 2.
这些 是 用户-designated 输出 terminals 那 是
设置 至 这 起作用的 (低) 水平的 用 设置 各自的 modem 控制
寄存器 (mcr) 位 (
out1 和 out2). out1 和 out2 是 设置 至
inactive 这 (高) 水平的 作 一个 结果 的 主控 重置, 在 循环 模式
行动, 或者 用 clearing 位 2 (
out1) 或者 位 3 (out2) 的 这 mcr.
RCLK 10 5 9 I
接受者 时钟.
rclk 是 这 16
×
波特 比率 时钟 为 这 接受者
部分 的 这 uart.
表格 2: 管脚 描述
…continued
标识 管脚 类型 描述
PLCC44 LQFP48 DIP40
: 点此下载
