飞利浦 半导体
SC16C652
双 uart 和 32 字节 的 transmit 和 receive fifos
产品 数据 rev. 04 — 20 六月 2003 4 的 41
9397 750 11634
© koninklijke 飞利浦 electronics n.v. 2003. 所有 权利 保留.
5. 固定 信息
5.1 固定
5.2 管脚 描述
图 2. lqfp48 管脚 configuration.
SC16C652IB48
002aaa349
1
2
3
4
5
6
7
8
9
10
11
12
36
35
34
33
32
31
30
29
28
27
26
25
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
D4
D3
D2
D1
D0
TXRDYA
V
CC
RIA
CDA
DSRA
CTSA
n.c.
XTAL1
XTAL2
IOW
CDB
地
RXRDYB
IOR
DSRB
RIB
RTSB
CTSB
n.c.
D5
D6
D7
RXB
RXA
TXRDYB
TXA
TXB
OP2B
CSA
CSB
n.c.
重置
DTRB
DTRA
RTSA
OP2A
RXRDYA
INTA
INTB
A0
A1
A2
n.c.
表格 2: 管脚 描述
标识 管脚 类型 描述
LQFP48
A0 28 I
地址 0 选择 位.
内部的 寄存器 地址 选择.
A1 27 I
地址 1 选择 位.
内部的 寄存器 地址 选择.
A2 26 I
地址 2 选择 位.
内部的 寄存器 地址 选择.
csa, CSB 10, 11 I
碎片 选择 一个, b (起作用的-低).
这个 函数 是 有关联的 和 单独的 途径, 一个
通过 b. 这些 管脚 使能 数据 transfers 在 这 用户 cpu 和 这 sc16c652
为 这 频道(s) addressed. 单独的 UART sections (一个, b) 是 addressed 用 供应
一个 逻辑 0 在 这 各自的
csa, csb 管脚.
d0-d7 44-48, 1-3 i/o
数据 总线 (bi-directional).
这些 管脚 是 这 8-位, 3-状态 数据 总线 为 transferring
信息 至 或者 从 这 controlling cpu. D0 是 这 least significant 位 和 这 first 数据
位 在 一个 transmit 或者 receive 串行 数据 stream.
地 17 I
信号 和 电源 地面.