飞利浦 半导体
SC16C652
双 uart 和 32 字节 的 transmit 和 receive fifos
产品 数据 rev. 04 — 20 六月 2003 5 的 41
9397 750 11634
© koninklijke 飞利浦 electronics n.v. 2003. 所有 权利 保留.
inta, intb 30, 29 O
中断 一个, b (3-状态).
这个 函数 是 有关联的 和 单独的 频道 中断,
inta, intb. inta, intb 是 使能 当 mcr 位 3 是 设置 至 一个 逻辑 1, 中断 是
使能 在 这 中断 使能 寄存器 (ier), 和 是 起作用的 当 一个 中断 情况
exists. 中断 情况 包含: 接受者 errors, 有 接受者 缓存区 数据, transmit
缓存区 empty, 或者 当 一个 modem 状态 flag 是 发现.
IOR 19 I
读 strobe (起作用的-低 strobe).
一个 逻辑 0 转变 在 这个 管脚 将 加载 这 内容
的 一个 内部的 寄存器 defined 用 地址 位 a0-a2 面向 这 sc16c652 数据 总线
(d0-d7) 为 进入 用 外部 cpu.
IOW15I
写 strobe (起作用的-低 strobe).
一个 逻辑 0 转变 在 这个 管脚 将 转移 这
内容 的 这 数据 总线 (d0-d7) 从 这 外部 cpu 至 一个 内部的 寄存器 那 是
defined 用 地址 位 a0-a2.
op2a,
OP2B
32, 9 O
输出 2 (用户-defined).
这个 函数 是 有关联的 和 单独的 途径, 一个 通过
b. 这 状态 在 这些 管脚(s) 是 defined 用 这 用户 和 通过 MCR 寄存器 位 3. inta,
INTB 是 设置 至 这 起作用的 模式 和
OP2 至 逻辑 0 当 MCR[3] 是 设置 至 一个 逻辑 1. inta,
intb 是 设置 至 这 3-状态 模式 和
op2 至 一个 逻辑 1 当 mcr[3] 是 设置 至 一个 逻辑 0.
看 位 3, modem 控制 寄存器 (mcr[3]). 自从 这些 位 控制 两个都 这 inta,
intb 运作 和
op2 输出, 仅有的 一个 函数 应当 是 使用 在 一个 时间, int 或者
op2.
重置 36 I
重置 (起作用的-高).
一个 逻辑 1 在 这个 管脚 将 重置 这 内部的 寄存器 和 所有 这
输出. 这 UART 传输者 输出 和 这 接受者 输入 将 是 无能 在 重置
时间. (看 部分 7.11 “sc16c652 外部 重置 condition”为 initialization 详细信息.)
rxrdya,
RXRDYB
31, 18 O
receive 准备好 一个, b (起作用的-低).
这个 函数 提供 这 rx 先进先出/rhr 状态 为
单独的 receive 途径 (一个-b). rxrdyn 是 primarily 将 为 monitoring dma
模式 1 transfers 为 这 receive 数据 fifos. 一个 逻辑 0 indicates 那里 是 一个 receive 数据 至
读/upload, i.e., receive 准备好 状态 和 一个 或者 更多 rx characters 有 在 这
先进先出/rhr. 这个 管脚 是 一个 逻辑 1 当 这 先进先出/rhr 是 empty 或者 当 这 编写程序
触发 水平的 有 不 被 reached. 这个 信号 能 也 是 使用 为 单独的 模式 transfers
(dma 模式 0).
txrdya,
TXRDYB
43, 6 O
Transmit 准备好 一个, B (起作用的-低).
这些 输出 提供 这 TX 先进先出/thr 状态 为
单独的 transmit 途径 (一个-b). txrdyn 是 primarily 将 为 monitoring dma
模式 1 transfers 为 这 transmit 数据 fifos. 一个 单独的 channel’s
txrdya, TXRDYB
缓存区 准备好 状态 是 表明 用 逻辑 0, i.e., 在 lease 一个 location 是 empty 和
有 在 这 先进先出 或者 thr. 这个 管脚 变得 至 一个 逻辑 1 (dma 模式 1) 当 那里 是 非
更多 empty locations 在 这 先进先出 或者 thr. 这个 信号 能 也 是 使用 为 单独的 模式
transfers (dma 模式 0).
V
CC
42 I
电源 供应 输入.
XTAL1 13 I
结晶 或者 外部 时钟 输入.
功能 作 一个 结晶 输入 或者 作 一个 外部 时钟
输入. 一个 结晶 能 是 连接 在 这个 管脚 和 xtal2 至 表格 一个 内部的
振荡器 电路. 这个 configuration 需要 一个 外部 1 M
Ω
电阻 在 这
xtal1 和 xtal2 管脚. alternatively, 一个 外部 时钟 能 是 连接 至 这个 管脚 至
提供 custom 数据 比率. (看 部分 6.8 “programmable 波特 比率 generator”.)
看 图示 3.
XTAL2 14 O
输出 的 这 结晶 振荡器 或者 缓冲 时钟.
(看 也 xtal1.) 结晶 振荡器
输出 或者 缓冲 时钟 输出. 应当 是 left 打开 如果 一个 外部 时钟 是 连接 至
xtal1. 为 扩展 频率 运作, 这个 管脚 应当 是 系 至 v
CC
通过 一个 2 k
Ω
电阻.
cda, CDB 40, 16 I
运输车 发现 (起作用的-低).
这些 输入 是 有关联的 和 单独的 uart
途径 一个 通过 b. 一个 逻辑 0 在 这个 管脚 indicates 那 一个 运输车 有 被 发现 用
这 modem 为 那 频道.
表格 2: 管脚 描述
…continued
标识 管脚 类型 描述
LQFP48
: 点此下载
