3
ICS1522
输出 描述
这 差别的 输出 驱动器,
CLK+
和
clk-
, 是
电流-模式 和 是 设计 至 驱动 resistive terminations
在 一个 complementary fashion. 这 输出 是 电流-
sinking 仅有的, 和 这 数量 的 下沉 电流 programmable
通过 这
IPRG
管脚. 这 下沉 电流, 这个 是 steered 至
也
CLK+
或者
clk-
, 是 四 时间 这 电流 有提供的 至
这
IPRG
管脚. 为 大多数 产品, 一个 电阻 从 vddo
至 iprg 将 设置 这 电流 至 这 需要 精确.
涉及 振荡器 和
结晶 选择
这
ICS1522
有 电路系统 在-板 至 执行 一个 pierce
振荡器 和 这 增加 的 一个 quartz 结晶 和 二
外部 加载 电容 (extref 位 必须 是 设置 至
逻辑 0). pierce oscillators 运作 这 结晶 在 反对- (也
called 并行的-) resonant 模式.
序列-resonant crystals 将 也 是 使用 和 这
ICS1522
.
是 知道 那 这 振动 频率 将 是 slightly
高等级的 比 这 频率 那 是 stamped 在 这 能
(典型地 0.025-0.05%).
作 这 全部 运作 的 这 阶段-锁 循环 取决于
在 having 一个 稳固的 涉及 频率, 我们 推荐
那 这 结晶 是 挂载 作 closely 作 可能 至 这
包装. 避免 routing digital 信号 或者 这
ICS1522
输出 underneath 或者 near 这些 查出. 它 是 也 desirable
至 地面 这 结晶 能 至 这 地面 平面, 如果 可能.
如果 一个 外部 涉及 频率 源 是 至 是 使用 和
这
ICS1522
, 它 是 重要的 那 它 是 jitter-自由. 这 rising
和 下落 edges 的 那 信号 应当 是 快 和 自由 的
噪音 为 最好的 结果. 这 循环 阶段 是 锁 至 这 rising
边缘 的 这 xtal1/extref 输入 信号, 如果 ref_pol 是
设置 至 逻辑 0. additionally, 这 extref 位 应当 是 设置
至 逻辑 1 至 转变 在 一个 ttl-兼容 缓存区 在 这个
输入.
24-管脚 soic
线条-锁 运作
一些 video 产品 需要 一个 时钟 至 是 发生
那 是 一个 多样的 的 horizontal 同步. 这
ICS1522
支持 这个 模式 的 运作. 这 涉及 分隔物
应当 是 设置 至 分隔 用 一个 和 这 desired 极性
(rising 或者 下落) 的 锁 边缘 应当 是 选择. 用
使用 这 阶段 探测器 硬件 使不能运转 模式 (pden),
这 pll 能 是 制造 至 自由-run 在 这 beginning 的 这
vertical 间隔 的 这 外部 video, 和 能 是
reactivated 在 它的 completion.
外部 反馈 运作
这
ICS1522
选项 也 支持 这 包括 的 一个
外部 计数器 作 这 反馈 分隔物 的 这 pll.
这个 模式 是 有用的 在 graphic 系统 那 必须 是
“genlocked” 至 外部 video 来源.
当 这 fbk_sel 位 是 设置 至 逻辑 0, 这 阶段-
频率 探测器 将 使用 这
EXTFBK
管脚 作 它的
反馈 输入. 这 循环 阶段 将 是 锁 至 这
rising edges 的 这 信号 应用 至 这 extfbk 输入
如果 fbk_pol 是 设置 至 逻辑 0 同步的 switchover
至 这 内部的 反馈 能 是 交流-complished 用
设置 这 fbk-sel 位 至 逻辑 1 当 一个 起作用的
反馈 源 exists 在 这 extfbk 管脚.
fine 阶段 调整
这
ICS1522
有 这 能力 的 调整 这 pixel
时钟 阶段 相关的 至 这 输入 涉及 阶段.
全部 pixels 能 是 增加 或者 移除 下面 寄存器
控制 和 sub-pixel 调整-ment accomplished 用 一个
控制 电压 在 这 fine 输入 管脚. 用 utilizing 这
fine 阶段 调整, 之后 第一 synchronously 切换
从 外部 反馈 至 内部的 反馈, 这 graphics
系统 阶段 能 是 precisely 控制 相关的 至
这 输入 horizontal 同步.
: 点此下载
