JLC1562BNG_集成电路资料查询网

JLC1562B
http://onsemi.com
4
da 比较器 特性
有保证的 限制
标识 参数
最小值 Typ 最大值
单位
DNL dac referential non−linearity
±
1/4 lsb
e
FS
dac 全部 规模 错误
±
1 lsb
e
ZC
dac 零 规模 错误
±
1 lsb
定时 特性
有保证的 限制
标识 参数
最小值 最大值
单位
f
CL
scl 时钟 频率 0 100 kHz
t
BUF
总线 自由 时间 (在 “stop” 和 “start”) 4.7 −

s
t
hd:sta
支撑 时间 为 “start” 4.0 −

s
t
低
支撑 时间 在 scl 时钟 低 4.7 −

s
t
高
支撑 时间 在 scl 时钟 hi 4.0 −

s
t
hd:dat
数据 支撑 时间 0 −

s
t
su:dat
数据 建制 时间 250 − ns
t
R
上升 时间 (sda 和 scl) − 1000 ns
t
F
下降 时间 (sda 和 scl) − 300 ns
t
su:sto
建制 时间 为 “stop” 4.0 −

s
SDA
SCL
t
BUF
t
低
t
R
t
F
t
hd:sta
t
hd:dat
t
高
t
su:dat
t
su:sto

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

JLC1562B http://onsemi.com 4 da 比较器特性有保证的限制标识参数最小值 Typ 最大值单位 DNL dac referential non−linearity ± 1/4 lsb e FS dac 全部规模错误 ± 1 lsb e ZC dac 零规模错误 ± 1 lsb 定时特性有保证的限制标识参数最小值最大值单位 f CL scl 时钟频率 0 100 kHz t BUF 总线自由时间 (在 “stop” 和 “start”) 4.7 −  s t hd:sta 支撑时间为 “start” 4.0 −  s t 低支撑时间在 scl 时钟低 4.7 −  s t 高支撑时间在 scl 时钟 hi 4.0 −  s t hd:dat 数据支撑时间 0 −  s t su:dat 数据建制时间 250 − ns t R 上升时间 (sda 和 scl) − 1000 ns t F 下降时间 (sda 和 scl) − 300 ns t su:sto 建制时间为 “stop” 4.0 −  s SDA SCL t BUF t 低 t R t F t hd:sta t hd:dat t 高 t su:dat t su:sto

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com