JLC1562B
http://onsemi.com
6
ACKS 0 1 1 1 A2 A1 A0 1 ACK PD7 D6 D5 D4 D3 D2 D1 D0
ACKS 0 1 1 1 A2 A1 A0 0 ACK PD7 D6 D5 D4 D3 D2 D1 D0 ACKD7 D6 D5 D4 D3 D2 D1 D0
<<读 模式>>
<<写 模式>>
从动装置 地址 读 数据
i/o expander 设备 地址 (管脚 a0 − a2)
1 : 读 地址
A6 A5 A4 A3 0 1 1 1
是 hard 连线的 作
a0 − a2
r/w
a3 − a6
从动装置 地址
输出 的 比较器 “a”. (v
th
= 1/2 v
DD
)
输出 的 比较器 “b”. (v
th
= 1/2 v
DD
或者 v
DAC
)
读 获得 位 控制 当 数据 将 是 latched.
d5 − d7
d0 − d4
读 数据
从动装置 地址 写 数据 (1) 写 数据 (2)
i/o expander 设备 地址 (管脚 a0 − a2)
0 : 写 地址
A6 A5 A4 A3 0 1 1 1
是 hard 连线的 作
a0 − a2
r/w
a3 − a6
从动装置 地址
设备 管脚 p0 至 p7 输出 位.d0 − d7写 数据 (1)
读 获得 controld7写 数据 (2) 获得 控制 的 信号 c0 − c4
在 这 设备 块 图解
比较器 “b” v
ref
控制 位D6
0 : 数据 是 latched 在 这 ack 之后 一个 读 command.
1 : 数据 是 latched 当 比较器 “b” switches 从 0 至 1.
(转变 要点 是 控制 用 v
th
.)
1 :数据 是 重置 在 这 ack 之后 一个 读 command.
dac 输入 位d0 − d5
0:v
ref
40
80
V
DD
1:v
ref
V
DAC
读 写 数据 format
: 点此下载
