首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:428793
 
资料名称:AD664JN-BIP
 
文件大小: 566.41K
   
说明
 
介绍:
Monolithic 12-Bit Quad DAC
 
 


: 点此下载
  浏览型号AD664JN-BIP的Datasheet PDF文件第4页
4
浏览型号AD664JN-BIP的Datasheet PDF文件第5页
5
浏览型号AD664JN-BIP的Datasheet PDF文件第6页
6
浏览型号AD664JN-BIP的Datasheet PDF文件第7页
7

8
浏览型号AD664JN-BIP的Datasheet PDF文件第9页
9
浏览型号AD664JN-BIP的Datasheet PDF文件第10页
10
浏览型号AD664JN-BIP的Datasheet PDF文件第11页
11
浏览型号AD664JN-BIP的Datasheet PDF文件第12页
12
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD664
rev. c
–8–
表格 ii. ad664 数字的 真实 表格
函数 ds1, ds0
LS MS TR QS0
,
1
,
2
1
RD CS RST
加载 1st 分级 (数据)
DACA 00 0 1 1 选择 四方形 1 1
01
DACB 01 0 1 1 选择 四方形 1 1
01
DACC 10 0 1 1 选择 四方形 1 1
01
DACD 11 0 1 1 选择 四方形 1 1
01
加载 2nd 分级 (数据) XX 1 1 1 XXX 1 1
01
readback 2nd 分级 (数据) 选择 d/一个 X 1 1 选择 四方形 0 1
01
重置 XX X X X XXX X X 0
Transparent
1
所有 dacs XX 1 1 0 000 1 1
01
DACA 00 0 1 0 000 1 1
01
DACB 01 0 1 0 000 1 1
01
DACC 10 0 1 0 000 1 1
01
DACD 11 0 1 0 000 1 1
01
模式 选择
1, 2
1st 分级 XX 0 0 1 00X 1 1
01
2nd 分级 XX 1 0 1 XXX 1 1
01
readback 模式
1
XX X0100X 01
01
更新 2nd 分级
和 模式 XX 1 0 0 XXX 1 1
01
注释
x = don’t 小心.
1
为 44-管脚 版本 仅有的. 准许 这 ad664 至 是 addressed 在 4-位 nibble, 8-位 字节 或者 12-位 并行的 words.
2
MS
,
TR
,
LS
= 0, 一个
MS
1st 写 occurs.
图示 9a. 更新 输出 的 一个 单独的 dac
25
CT
最小值
至 t
最大值
标识 最小值 (ns) 最小值 (ns)
t
LS
*0 0
t
DS
00
t
DH
00
t
LW
60 80
t
CH
30 50
t
00
t
AH
00
*for t
LS
> 0, 这 宽度 的
LS
必须 是
增加 用 这 一样 数量 那
t
LS
是 更好 比 0 ns.
图示 9b. 更新 输出 的 一个 单独的 dac 定时
这 下列的 sections detail 这 定时 (所需的)东西 为
各种各样的 数据 加载 schemes. 所有 的 这 定时 specifica-
tions 显示 假设 v
IH
= 2.4 v, v
IL
= 0.4 v, v
CC
= +15 v,
V
EE
= –15 v 和 v
LL
= +5 v
.
加载 和 更新 一个 dac 输出
在 这个 第一 例子, 这 物体 是 simply 至 改变 这 输出 的
一个 的 这 四 dacs 在 这 ad664 碎片. 这 程序 是 至
选择 这 地址 位 那 表明 这 dac 至 是 编写程序,
拉 获得 选择 (
LS
) 低, 拉 碎片 选择 (
CS
)
低, 释放
LS
和 然后 释放
CS
. 当
CS
变得 低, 数据
enters 这 第一 分级 的 这 输入 获得. 作 soon 作
LS
变得 高,
这 数据 是 transferred 在 这 第二 分级 和 生产 这
新 输出 电压. 在 这个 转移,
MS
,
TR
,
RD
RST
应当 是 使保持 高.
preloading 这 第一 分级 的 一个 dac
在 这个 情况, 这 物体 是 至 加载 新 数据 在 这 第一 分级 的
一个 的 这 dacs 但是
这 输出. 作 在 这 previous 情况, 这
地址 和 数据 输入 是 放置 在 这 适合的 管脚.
LS
是 然后 brought 至 “0” 和 然后
CS
是 asserted. 便条 那 在 这个
situation, 不管怎样,
CS
变得 高 在之前
LS
变得 高. 这 在-
放 数据 是 阻止 从 getting 至 这 第二 分级 和 影响-
ing 这 输出 电压.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com