首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:428793
 
资料名称:AD664JN-BIP
 
文件大小: 566.41K
   
说明
 
介绍:
Monolithic 12-Bit Quad DAC
 
 


: 点此下载
  浏览型号AD664JN-BIP的Datasheet PDF文件第5页
5
浏览型号AD664JN-BIP的Datasheet PDF文件第6页
6
浏览型号AD664JN-BIP的Datasheet PDF文件第7页
7
浏览型号AD664JN-BIP的Datasheet PDF文件第8页
8

9
浏览型号AD664JN-BIP的Datasheet PDF文件第10页
10
浏览型号AD664JN-BIP的Datasheet PDF文件第11页
11
浏览型号AD664JN-BIP的Datasheet PDF文件第12页
12
浏览型号AD664JN-BIP的Datasheet PDF文件第13页
13
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
AD664
rev. c
–9–
图示 10a. preload 第一 分级 的 一个 dac
25
CT
最小值
至 t
最大值
标识 最小值 (ns) 最小值 (ns)
t
LS
00
t
LH
15 15
t
CW
80 100
t
DS
00
t
DH
15 15
t
00
t
AH
15 15
图示 10b. preload 第一 分级 的 一个 dac 定时
这个 准许 这 用户 至 “preload” 这 数据 至 一个 dac 和 strobe
它 在 这 输出 获得 在 一些 future 时间. 这 用户 可以 做
这个 用 reproducing 这 sequence 的 信号 illustrated 在 这
next 部分.
更新 第二 分级 的 一个 dac
假设 那 一个 新 输入 代号 had 先前 被 放置 在
这 第一 分级 的 这 输入 latches, 这 用户 能 更新 这 输出-
放 的 这 dac 用 simply 拉
CS
低 当 keeping
LS
,
MS
,
TR
,
RD
RST
高. 地址 数据 是 不 需要 在 这个
情况. 在 reality, 所有 第二 ranks 是 正在 updated 用 这个 pro-
cedure, 但是 仅有的 那些 这个 receive 数据 不同的 从 那
already 那里 将 manifest 一个 改变. updating 这 第二
分级 做 不 改变 这 内容 的 这 第一 分级.
图示 11. 更新 第二 分级 的 一个 dac
这 一样 选项 那 exist 为 单独的 dac 输入 加载
也 exist 为 多样的 dac 输入 加载. 那 是, 这 用户 能
choose 至 更新 这 第一 和 第二 ranks 的 这 寄存器 或者
preload 这 第一 ranks 和 然后 更新 它们 在 一个 future 时间.
preload 多样的 第一 分级 寄存器
这 第一 ranks 的 这 dac 输入 寄存器 将 是 preloaded
和 新 输入 数据 没有 disturbing 这 第二 分级 数据.
这个 是 完毕 用 transferring 这 数据 在 这 第一 分级 用 bring-
ing
CS
低 当
LS
是 低. 但是
CS
必须 返回 高 在之前
LS
.
这个 阻止 这 数据 从 这 第一 分级 从 getting 在 这
第二 分级. 一个 简单的 第二 分级 更新 循环 作 显示 在
图示 11 将 move 这 “preloaded” 信息 至 这
dacs.
图示 12. preload 第一 分级 寄存器
加载 和 更新 多样的 dac 输出
这 下列的 examples demonstrate 二 方法 至 更新 所有
dac 输出. 这 第一 方法 involves 做 所有 数据 transfers
在 一个 长
CS
低 时期. 便条 那 在 这个 情况, 显示 在
图示 13,
LS
returns 高 在之前
CS
变得 高. 数据 支撑 时间,
相关的 至 一个 地址 改变, 是 70 ns. 这个 updates 这 输出
的 所有 dacs 同时发生地.
图示 13. 更新 所有 dac 输出
这 第二 方法 involves 做 一个
CS
assertion (低) 和 一个
LS
toggle separately 为 各自 dac. 它 是 basically 一个 序列 的
preload 行动 (图示 10). 在 这个 情况, illustrated 在 图示
14, 二
LS
信号 是 显示. 一个, labeled
LS
, 变得 高 在之前
CS
returns 高. 这个 transfers 这 “new” 输入 文字 至 这
dac 输出 sequentially. 这 第二
LS
信号, labeled 改变-
nate
LS
, stays 低 直到
CS
returns 高. 使用 这个 sequence
负载 这 第一 ranks 和 各自 “new” 输入 文字 但是 doesn’t 向上-
日期 这 dac 输出. 至 然后 更新 所有 dac 输出 simul-
taneously 将 需要 这 信号 illustrated 在 图示 11.
图示 14. 加载 和 更新 多样的 dacs
selecting 增益 范围 和 模式 (44-管脚
版本)
这 ad664’s 模式 选择 特性 准许 一个 用户 至 配置 这
增益 范围 和 输出 模式 的 各自 的 这 四 dacs.
在-板 switches 引领 这 放置 的 向上 至 第八 外部 接转
那 将 正常情况下 是 必需的 至 accomplish 这个 task. 这
switches 是 编写程序 用 这 模式 选择 文字 entered 通过
这 数据 i/o 端口. 这 模式 选择 文字 是 第八-位 宽 和
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com