- 6 -
256m gddr3 sdram
k4j55323qf-gc
rev 1.8 (apr. 2005)
输入/输出 函数的 描述
标识 Type 函数
ck, ck
输入
时钟:
ck 和 ck是 差别的 时钟 输入.cmd, 增加 输入 是 抽样在 这 越过 的 这 积极的
边缘 的 ck 和 负的 边缘 的 ck. 输出 (读) 数据 是 关联 至 这 crossings 的 ck 和 ck(两个都
方向 的 越过).
CKE 输入
时钟 使能:
cke 高 activates, 和 cke低 deactivates, 内部的 时钟 信号 和 设备 输入 buff-
ers 和 输出 驱动器. 带去 cke 低 提供precharge 电源-向下 和 自 refresh 运作 (所有
banks 空闲), 或者 起作用的 电源-向下 (行 起作用的 在任何 bank). cke 是 同步的为 电源 向下 entry 和
exit, 和 为 自 refresh entry. cke 是 异步的为 自 refresh exit. cke 必须 是 maintained 高
全部地 读 和 写 accesses. 输入 缓存区, excluding ck, ck
和 cke 是 无能 在 电源-
向下. 输入 缓存区, excluding cke,是 无能 在 自 refresh.
CS
输入
碎片 选择:
所有 commands 是 masked 当 cs
是 注册 高. cs提供 为 外部 bank 选择
在 系统 和 多样的 banks. cs是 考虑 部分 的 这 command 代号.
RAS
,
CAS
, 我们
输入
command 输入:
RAS, cas和 我们 (along 和 cs) 定义 这 command 正在 entered.
DM0
~DM3
输入
输入 数据 掩饰:
dm 是 一个 输入 掩饰 信号 为 写 数据.输入 数据 是 masked 当 dm 是 抽样 高
coincident 和 那 输入 数据 在 一个 写 进入. dm 是 抽样 在 两个都edges 的 时钟. 虽然 dm
管脚 是 输入 仅有的, 这 dm loading matches 这 dq 和 dqs 加载.
ba0, ba1 输入
bank 地址 输入:
ba0 和 ba1 定义 至 这个 bank 一个 起作用的, 读, 写 或者 precharge command 是
正在 应用. ba0 也 确定 如果这 模式 寄存器 或者 扩展 模式 register 是 至 是 accessed 在 一个
mrs 或者 emrs 循环.
a0 ~ a11 输入
地址 输入:
提供 这 行 地址 为 起作用的 commands 和 这 column 地址 和 自动 前-
承担 位 为 读/写 commands 至 选择 一个 location输出 的 这 记忆 排列 在 这 各自的 bank. a8
是 抽样 在 一个 precharge command 至 决定whether 这 precharge 应用 至 一个 bank (a8 低)
或者 所有 banks (a8 高). 如果 仅有的 一个 bank 是 至 是 precharged, 这 bank 是 选择 用 ba0, ba1. 这 地址
输入 也 提供 这 运算-代号在 模式 寄存器 设置 commands.
行 地址 : ra0 ~ ra11, column 地址 : ca0~ ca7, ca9 . column 地址 ca8 是 使用 为 自动
precharge.
DQ0
~ dq31
输入/
输出
数据 输入/ 输出:
bi-directional 数据 总线.
RDQS0
~ rdqs3
输出
读 数据 strobe:
输出 和 读 数据. rdqs 是 边缘-排整齐 和 读 数据.
WDQS0
~ wdqs3
输入
写 数据 strobe:
输入 和 写 数据. wdqs 是中心-排整齐 至 这 输入 数据.
nc/rfu
非 连接:
非 内部的 电的 连接 是 呈现.
V
DDQ
供应
dq 电源 供应:
2.0v ± 0.1v
V
SSQ
供应
dq 地面
V
DD
供应
电源 供应:
2.0v ± 0.1v
V
SS
供应
地面
V
REF
供应
涉及 电压:
0.7*vddq ,
2 管脚 :
(m,2) 为 数据 输入 , (m,13) 为 cmd 和 地址
ZQ 涉及
电阻 连接 管脚 为 在-消逝 末端.
这 值 的 电阻 = 240
Ω
RES 输入
重置 管脚:
重置 管脚 是 一个 vddq cmos 输入
: 点此下载
