- 7 -
256m gddr3 sdram
k4j55323qf-gc
rev 1.8 (apr. 2005)
块 图解 (2mbit x 32i/o x 4 bank)
bank 选择
定时 寄存器
地址 寄存器
refresh 计数器
行 缓存区
行 解码器
col. 缓存区
数据 输入 寄存器
串行 至 并行的
2m x 32
2m x 32
2m x 32
2m x 32
sense 放大
4-位 prefetch
输出 缓存区i/o 控制
column 解码器
latency &放大; burst 长度
程序编制 寄存器
Strobe
gen.
iCK
地址
LCKE
iCK CKE CS
RAS CAS 我们 DMi
LDMi
ck,ck
LCAS
LRAS
LCBR
LWE
LWCBR
LRAS
LCBR
128 32
32
LWE
LDMi
x32
DQi
输入 缓存区
128
输出
DLL
* ick : 内部的 时钟
输入 缓存区
RDQS
WDQS