页 9 的 29
rev. 1.4 8月. 2005
ddr2 sdram
512mb c-消逝 ddr2 sdram
2.2 输入/输出 函数的 描述
标识 类型 函数
ck, ck
输入
时钟:
ck 和 ck
是 差别的 时钟 输入. 所有 地址 和 控制 输入 信号 是 抽样 在 这 越过 的 这 积极的 边缘 的
ck 和 负的 边缘 的 ck
. 输出 (读) 数据 是 关联 至 这 crossings 的 ck 和 ck(两个都 方向 的 越过).
CKE 输入
时钟 使能:
cke 高 activates, 和 cke 低 deactivates, 内部的 时钟 信号 和 设备 输入 缓存区 和 输出 驱动器. tak-
ing cke 低 提供 precharge 电源-向下 和 自 refresh 运作 (所有 banks 空闲), 或者 起作用的 电源-向下 (row 起作用的 在 任何
bank). cke 是 同步的 为 电源 向下 entry 和 exit, 和 为 自 refresh entry. cke 是 异步的 为 自 refresh exit.之后
V
REF
有 变为 稳固的 在 这 电源 在 和 initialization swquence, 它 必须 是 maintained 为 恰当的 运作 的 这 cke
接受者. 为 恰当的 自-refresh entry 和 exit, v
REF
必须 是 maintained 至 这个 输入. cke 必须 是 maintained 高 全部地 读
和 写 accesses. 输入 缓存区, excluding ck, ck
, odt 和 cke 是 无能 在 电源-向下. 输入 缓存区, excluding cke, 是
无能 在 自 refresh.
CS 输入
碎片 选择:
所有 commands 是 masked 当 cs
是 注册 高. cs提供 为 外部 分级 选择 在 系统 和 多样的
ranks. cs
是 考虑 部分 的 这 command 代号.
ODT 输入
在 消逝 末端: odt (注册 高) 使能 末端 阻抗 内部的 至 这 ddr2 sdram. 当 enabled, odt 是 only
应用 至 各自 dq, dqs, dqs
, rdqs, rdqs, 和 dm 信号 为 x4/x8 配置. 为 x16 配置 odt 是 应用 至 各自
dq, udqs/udqs
, ldqs/ldqs, udm, 和 ldm 信号. 这 odt 管脚 将 是 ignored 如果 这 扩展 模式 寄存器 (emrs(1)) 是 pro-
grammed 至 使不能运转 odt.
RAS
,CAS, 我们 输入
command 输入:
RAS, cas和 我们(along 和 cs) 定义 这 command 正在 entered.
DM 输入
输入 数据 掩饰:
dm 是 一个 输入 掩饰 信号 为 写 数据. 输入 数据 是 毫安sked 当 dm 是 抽样 高 coincident 和 那 输入
数据 在 一个 写 进入. dm 是 抽样 在 两个都 edges 的 dqs.虽然 dm 管脚 是 输入 仅有的, 这 dm 加载 matches 这 dq
和 dqs 加载. 为 x8 设备, 这 函数 的 dm 或者 rdqs/rdqs
是 使能 用 emrs command.
ba0 - ba1 输入
bank 地址 输入:
ba0 - ba1 定义 至 这个 bank 一个 起作用的, 读, 写 或者 precharge command 是 正在 应用 (为 256mb 和
512mb, ba2 是 不 应用). bank 地址 也 确定 如果 这 模式 寄存器 或者 扩展 模式 寄存器 是 至 是 accessed during 一个
mrs 或者 emrs 循环.
a0 - a13 输入
地址 输入:
提供 这 行 地址 为 起作用的 commands 和 这 column 地址 和 自动 precharge 位 为 读/写 com-
mands 至 选择 一个 location 输出 的 这 记忆 排列 在 这 各自的 bank. a10 是 抽样 在 一个 precharge command 至 determine
whether 这 precharge 应用 至 一个 bank (a10 低) 或者 所有 banks (a10 高). 如果 仅有的 一个 bank 是 至 是 precharged, 这 bank 是
选择 用 ba0, ba1. 这 地址 输入 也 提供 这 运算-代号 在 模式 寄存器 设置 commands.
DQ 输入/输出
数据 输入/ 输出:
bi-directional 数据 总线.
dqs, (dqs
)
(ldqs), (ldqs
)
(udqs), (udqs
)
(rdqs), (rdqs
)
输入/输出
数据 strobe:
输出 和 读 数据, 输入 和 写 数据. 边缘-排整齐 和 读 数据, 集中 在 写 data. 为 这 x16, ldqs corre-
sponds 至 这 数据 在 dq0-dq7; udqs corresponds 至 这 数据 在 dq8-dq15. 为 这 x8, 一个 rdqs 选项 使用 dm 管脚 能 是
使能 通过 这 emrs(1) 至 使简化 读 定时. 这 数据 strobes dqs, ldqs, udqs, 和 rdqs 将 是 使用 在 单独的 结束 模式
或者 paired 和 optional complementary 信号 dqs
, ldqs, udqs, 和 rdqs至 提供 差别的 一双 signaling 至 这 系统 在
两个都 读 和 写. 一个 emrs(1) 控制 位 使能 或者 使不能运转 所有 complementary 数据 strobe 信号.
在 这个 数据 薄板, "差别的 dqs 信号" 谈及 至 任何 的 这 下列的 和 a10 = 0 的 emrs(1)
x4 dqs/dqs
x8 dqs/dqs 如果 emrs(1)[a11] = 0
x8 dqs/dqs
, rdqs/rdqs, 如果 emrs(1)[a11] = 1
x16 ldqs/ldqs
和 udqs/udqs
"单独的-结束 dqs 信号" 谈及 至 任何 的 这 下列的 和 a10 = 1 的 emrs(1)
x4 dqs
x8 dqs 如果 emrs(1)[a11] = 0
x8 dqs, rdqs, 如果 emrs(1)[a11] = 1
x16 ldqs 和 udqs
NC
非 连接:
非 内部的 电的 连接 是 呈现.
V
DD
/v
DDQ
供应
电源 供应:
1.8v +/- 0.1v,
dq 电源 供应:
1.8v +/- 0.1v
V
SS
/v
SSQ
供应
地面
,
dq 地面
V
DDL
供应
dll 电源 供应:
1.8v +/- 0.1v
V
SSDL
供应
dll 地面
V
REF
供应
涉及 电压
: 点此下载
