数据 有效的
t
DH
t
DW
我们
D
在
(便条 6)
t
CW
一个
0
- 一个
12
OE
t
WC
5164a-4
t
WR
t
CW
t
AW
CE
1
CE
2
t
作
t
OHZ
t
WP
(便条 2)
t
WR
(便条 3)
D
输出
(便条 5)
(便条 1)
t
WR
高-z
1. 这 writing occurs 在 一个 overlapping 时期 的 ce
1
= '低,' ce
2
= '高,' 和 我们 = '低' (t
WP
).
2. t
CW
是 定义 作 这 时间 从 这 last occuring 转变, 也 ce
1
低 转变 或者 ce
2
高 转变,
至 这 时间 当 这 writing 是 finished.
3. t
作
是 定义 作 这 时间 从 地址 改变 至 writing 开始.
4. t
WR
是 定义 作 这 时间 从 writing 完成 至 地址 改变.
5. 如果 ce
1
低 转变 或者 ce
2
高 转变 occurs 在 这 一样 时间 或者 之后 我们 低 转变, 这
输出 将 仍然是 高-阻抗.
6. 当 i/o 管脚 是 在 这 输出 状态, 输入 信号 和 这 opposite 逻辑 水平的 必须 不 是 应用.
注释:
(便条 4)
图示 6.Write 循环1
cmos 64k (8k
×
8) 静态的 内存 LH5164a/ah
7
: 点此下载
