一个
0
- 一个
10
D
输出
t
WC
t
AW
t
CW
t
WP
t
WHZ
t
OW
t
DH
t
DW
t
WR
(便条 3)
t
作
(便条 2)
(便条 4)
5116-4
我们
CE
D
在
(便条 5)
(便条 6)
1. 我们 必须 是 高 当 那里 是 一个 改变 在 一个
0
- 一个
10
.
2. 当 ce 和 我们 是 两个都 低 在 这 一样 时间, 写 occurs 在 这 时期 t
WP
.
3. t
WR
是 这 时间 从 这 上升 的 ce 或者 我们, whichever 是 第一, 至 这 终止 的 这 写 循环.
4. 如果 ce 低 转变 occurs 在 这 一样 时间 或者 之后 我们 低 转变, 这 输出 将 仍然是 高-阻抗.
5. d
输出
输出 数据 和 这 一样 逻辑 水平的 作 这 输入 数据 的 这个 写 循环.
6. 如果 ce 是 低 在 这个 时期, 这 输入/输出 管脚 是 在 这 输出 状态. 在 这个 state, 输入
信号 的 opposite 逻辑 水平的 必须 不 是 应用.
oe = '低'
注释:
图示5.写循环 1
一个
0
- 一个
10
D
输出
t
WC
t
AW
(便条 2)
我们
D
在
t
CW
t
WP
t
OHZ
t
OW
t
WR
t
DH
t
DW
(便条 3)
t
作
t
OLZ
OE
CE
(便条 5)
(便条 6)
(便条 4)
5116-5
1. 我们 必须 是 高 当 那里 是 一个 改变 在 一个
0
- 一个
10
.
2. 当 ce 和 我们 是 两个都 低 在 这 一样 时间, 写 occurs 在 这 时期 t
WP
.
3. t
WR
是 这 时间 从 这 上升 的 ce 或者 我们, whichever 是 第一, 至 这 终止 的 这 写 循环.
4. 如果 ce 低 转变 occurs 在 这 一样 时间 或者 之后 我们 低 转变, 这 输出 将 仍然是 高-阻抗.
5. d
输出
输出 数据 和 这 一样 逻辑 水平的 作 这 输入 数据 的 这个 写 循环.
6. 如果 ce 是 低 在 这个 时期, 这 输入/输出 管脚 是 在 这 输出 状态. 在 这个 state, 输入
信号 的 opposite 逻辑 水平的 必须 不 是 应用.
注释:
图示 6. 写 循环 2
LH5116/h cmos 16k (2K
×
8) 静态的 内存
6
: 点此下载
