首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:45364
 
资料名称:AD9763AST
 
文件大小: 460.23K
   
说明
 
介绍:
10-Bit, 125 MSPS Dual TxDAC+ D/A Converter
 
 


: 点此下载
  浏览型号AD9763AST的Datasheet PDF文件第2页
2
浏览型号AD9763AST的Datasheet PDF文件第3页
3
浏览型号AD9763AST的Datasheet PDF文件第4页
4
浏览型号AD9763AST的Datasheet PDF文件第5页
5

6
浏览型号AD9763AST的Datasheet PDF文件第7页
7
浏览型号AD9763AST的Datasheet PDF文件第8页
8
浏览型号AD9763AST的Datasheet PDF文件第9页
9
浏览型号AD9763AST的Datasheet PDF文件第10页
10
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. b
AD9763
6
定义 的 规格
线性 错误 (也 called integral 非线性 或者 inl)
线性 错误 是 定义 作 这 最大 背离 的 这
真实的 相似物 输出 从 这 完美的 输出, 决定 用 一个
笔直地 线条 描绘 从 零 至 全部 规模.
差别的 非线性 (或者 dnl)
dnl 是 这 measure 的 这 变化 在 相似物 值, normalized
至 全部 规模, 有关联的 和 一个 1 lsb 改变 在 数字的 输入
代号.
Monotonicity
一个 d/一个 转换器 是 monotonic 如果 这 输出 也 增加 或者
仍然是 常量 作 这 数字的 输入 增加.
补偿 错误
这 背离 的 这 输出 电流 从 这 完美的 的 零 是
called 补偿 错误. 为 i
OUTA
, 0 毫安 输出 是 预期的 当 这
输入 是 所有 0s. 为 i
OUTB
, 0 毫安 输出 是 预期的 当 所有
输入 是 设置 至 1s.
增益 错误
这 区别 在 这 真实的 和 完美的 输出 span. 这
真实的 span 是 决定 用 这 输出 当 所有 输入 是 设置
至 1s minus 这 输出 当 所有 输入 是 设置 至 0s.
输出 遵从 范围
这 范围 的 容许的 电压 在 这 输出 的 一个 电流-输出
dac. 运作 在之外 这 最大 遵从 限制 将
导致 也 输出 平台 饱和 或者 损坏 结果 在
非线性的 效能.
温度 逐渐变化
温度 逐渐变化 是 指定 作 这 最大 改变 从 这
包围的 (+25
°
c) 值 至 这 值 在 也 t
最小值
或者 t
最大值
. 为
补偿 和 增益 逐渐变化, 这 逐渐变化 是 reported 在 ppm 的 全部-规模
范围 (fsr) 每 程度 c. 为 涉及 逐渐变化, 这 逐渐变化 是
reported 在 ppm 每 程度 c.
电源 供应 拒绝
这 最大 改变 在 这 全部-规模 输出 作 这 供应
是 varied 从 名义上的 至 最小 和 最大 指定
电压.
安排好 时间
这 时间 必需的 为 这 输出 至 reach 和 仍然是 在里面 一个
指定 错误 带宽 关于 它的 最终 值, 量过的 从 这
开始 的 这 输出 转变.
glitch impulse
asymmetrical 切换 时间 在 一个 dac 给 上升 至 undesired
输出 过往旅客 那 是 quantified 用 一个 glitch impulse. 它 是
指定 作 这 网 范围 的 这 glitch 在 pv-s.
spurious-自由 动态 范围
这 区别, 在 db, 在 这 rms 振幅 的 这 输出
信号 和 这 顶峰 spurious 信号 在 这 指定 带宽.
总的 调和的 扭曲量
thd 是 这 比率 的 这 rms 总 的 这 第一 六 调和的
组件 至 这 rms 值 的 这 量过的 输入 信号. 它 是
表示 作 一个 percentage 或者 在 decibels (db).
I
OUTA2
I
OUTB2
5V
50
I
OUTA1
I
OUTB1
SEGMENTED
switches 为
DAC1
LSB
转变
SEGMENTED
switches 为
DAC2
LSB
转变
dac 2
获得
dac 1
获得
CLK
分隔物
PMOS
电流
排列
PMOS
电流
排列
clk1/IQCLK
clk2/IQRESET
AVDD
FSADJ1
REFIO
FSADJ2
1.2v ref
频道 1 获得 频道 2 获得
模式
DVDD
multiplexing 逻辑
5V
WRT2/
IQSEL
WRT1/
IQWRT
GAINCTRL
0.1
F
R
设置
2
2k
R
设置
1
2k
50
50
迷你
电路
t1-1t
至 hp3589a
spectrum/
网络
分析器
DCOM
睡眠
ACOM
DB0
DB9 DB0
DB9
数字的
数据
TEKTRONIX
awg-2021
w/选项 4
lecroy 9210
脉冲波
发生器
*retimed 时钟 输出
DVDD
DCOM
AD9763
*awg2021 时钟 retimed 此类 那
数字的 数据 transitions 在 下落
边缘 的 50% 职责 循环 时钟
图示 2. 基本 交流 描绘 测试 建制 为 ad9763, 测试 端口 1 在 双 端口 模式, 使用 独立
gainctrl 电阻器 在 fsadj1 和 fsadj2
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com