首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:458556
 
资料名称:LXT332
 
文件大小: 777.19K
   
说明
 
介绍:
Dual T1/E1 Line Interface Unit with Crystal-less Attenuation
 
 


: 点此下载
  浏览型号LXT332的Datasheet PDF文件第1页
1
浏览型号LXT332的Datasheet PDF文件第2页
2
浏览型号LXT332的Datasheet PDF文件第3页
3
浏览型号LXT332的Datasheet PDF文件第4页
4

5
浏览型号LXT332的Datasheet PDF文件第6页
6
浏览型号LXT332的Datasheet PDF文件第7页
7
浏览型号LXT332的Datasheet PDF文件第8页
8
浏览型号LXT332的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
L1
ëðììì
/;7êêë 'xdo 7ìî(ì /lqh ,qwhuidfh 8QLW ZLWK &放大;u\vwdoðohvv -lwwhu $WWHQXDWLRQ
éì
éë
ê
é
TPOS0
(双极)
TNEG0
(双极)
DI
DI
transmit 积极的 和 负的 数据 - 端口 0.
在 这 双极 i/o 模式,
这些 管脚 是 这 积极的 和 负的 sides 的 一个 双极 输入 一双 为 端口
0. 数据 至 是 transmitted 面向 这 twisted-一双 线条 是 输入 在 这些 管脚.
不管怎样, 当 这 trste 管脚 是 clocked 用 mclk, 这 lxt332 switches
至 一个 单极的 模式. 表格 2 describes 单极的 模式 管脚 功能.
éê
éé
è
ç
RNEG0
(双极)
RPOS0
(双极)
receive 积极的 和 负的 数据 - 端口 0.
在 这 双极 i/o 模式,
这些 管脚 是 这 数据 输出 从 端口 0. 一个 信号 在 rneg corresponds
至 receipt 的 一个 负的 脉冲波 在 rtip/rring. 一个 信号 在 rpos corre-
sponds 至 receipt 的 一个 积极的 脉冲波 在 rtip/rring. rneg/rpos 输出
是 非-返回-至-零 (nrz). 在 host 模式, clke 确定 这 时钟
边缘 在 这个 这些 输出 是 稳固的 和 有效的.
ìæ
RCLK0
receive 时钟 - 端口 0.
这个 时钟 是 recovered 从 这 输入 信号.
下面 丧失 的 信号 (los) 情况, 这个 输出 是 获得 从 mclk.
ëå
SCLK DI
串行 时钟.
这 串行 时钟 shifts 数据 在 或者 输出 从 这 串行 inter-
面向 寄存器 的 这 选择 端口.
êä
VCQ0 di/o 提供 violation insert, 高 频率 时钟, 或者 qrss 一代/detec-
tion 功能 为 端口 0. 管脚 运作 是 决定 用 这 vcqe 管脚.
violation 嵌入 函数.
当 这
V
iolation 嵌入 函数 是
使能, 这个 管脚 是 抽样 在 这 下落 边缘 的 tclk 至 控制 双极
violation (bpv) 嵌入. 如果 高, 一个 bpv 是 inserted 在 这 next 有
mark transmitted 从 端口 0. 一个 低-至-高 转变 是 必需的 为 各自
subsequent violation 嵌入. (b8zs 和 hdb3 零 抑制 代号 是
不 violated.)
时钟 函数.
当 这
C
锁 函数 是 使能, 这个 管脚 输出 一个
高 频率 时钟 (12.352 mhz 为 t1, 16.384 mhz 为 e1) 系 至 这
jitter attenuated 时钟 的 端口 0. 如果 非 ja 时钟 是 有, hfc 是 锁 至
这 8x receive 定时 恢复 时钟.
quasi 随机的 信号 源 (qrss) 函数.
当 这 qrss 函数
是 使能, 一个 高 在 这个 管脚 使能 这 qrss 发现 电路 和 导致
这 lxt332 至 transmit 这 qrss 模式 面向 这 twisted-一双 线条 从
端口 0. 为 错误-自由 qrss 传递, tpos0 必须 是 使保持 低. 至
insert errors 在 这 模式, tpos 必须 转变 从 低 至 高 (tpos
是 抽样 在 这 下落 边缘 的 mclk). 一个 低-至-高 转变 是
必需的 为 各自 subsequent violation 嵌入. (b8zs 和 hdb3 零
抑制 代号 是 不 violated.)
é
è
ìí
ìì
INT1
INT0
中断 输出.
这 中断 输出 go 低 至 标记 这 host 处理器
那 这 各自的 端口 有 changed 状态. int0 和 int1 是 打开 流
输出. 各自 必须 是 系 至 vcc 通过 一个 电阻.
çìë
MCLK DI
主控 时钟.
这 主控 时钟 (1.544 mhz 为 t1, 2.048 mhz 为 e1)
输入 必须 是 独立, 自由-运动, continuously 起作用的 和 jitter 自由
为 接受者 运作. 自从 这 transceivers derive 它们的 rclk 定时 从
这 mclk 输入 在 丧失 的 信号 (los), mclk 不能 是 获得 从
rclk.
æìê
地面.
地面 返回 为 电源 供应 vcc.
7DEOH ìã +RVW 0RGH 3LQ DQG %LSRODU +RVW 0RGH 3LQ 'hvfulswlrqv
¤ FRQWLQXHG
3LQ
4)3
3LQ
3/&放大;&放大;
6\PERO
,î2
ì
'hvfulswlrq
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com