AM79C971_集成电路资料查询网

Am79C971 5
块 图解
先进先出
控制
pci 总线
接口
单位
XTAL1
XTAL2
rxd[3:0]
rx_er
rx_clk
rx_dv
CRS
MDC
MDIO
MII
Port
JTAG
Port
控制
SRDCLK
SRD
EAR
EADI
Port
sf/bd
txd+/-
rxd+/-
LED3
10base-t
MAU
do+/-
di+/-
ci+/-
Manchester
encoder/
解码器
(pls) &放大;
aui 端口
802.3
MAC
核心
LED0
LED1
LED2
LED
控制
EECS
EESK
EEDI
EEDO
93C46
可擦可编程只读存储器
接口
TCK
TMS
TDO
TDI
缓存区
管理
单位
COL
txd[3:0]
tx_en
tx_e
tx_clk
expansion 总线 接口
ebua_eba[7:0]
ebda[15:8]
ebd[7:0]
EROMCS
ERAMCS
作_eboe
EBWE
EBCLK
总线
Rcv
先进先出
MAC
Rcv
先进先出
总线
Xmt
先进先出
MAC
Xmt
先进先出
txp+/-
CLK
RST
ad[31:00]
c/be[3:0]
PAR
框架
TRDY
IRDY
停止
IDSEL
DEVSEL
REQ
GNT
PERR
SERR
INTA
睡眠
TXEN
TXCLK
TXDAT
RXEN
RXCLK
RXDAT
CLSN
GPSI
Port
rxfrtge/miirxfrtge
rxfrtgd/miirxfrtgd
自动
Negotiation
网络
Port
Manager
20550d-1

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

Am79C971 5 块图解先进先出控制 pci 总线接口单位 XTAL1 XTAL2 rxd[3:0] rx_er rx_clk rx_dv CRS MDC MDIO MII Port JTAG Port 控制 SRDCLK SRD EAR EADI Port sf/bd txd+/- rxd+/- LED3 10base-t MAU do+/- di+/- ci+/- Manchester encoder/ 解码器 (pls) &放大; aui 端口 802.3 MAC 核心 LED0 LED1 LED2 LED 控制 EECS EESK EEDI EEDO 93C46 可擦可编程只读存储器接口 TCK TMS TDO TDI 缓存区管理单位 COL txd[3:0] tx_en tx_e tx_clk expansion 总线接口 ebua_eba[7:0] ebda[15:8] ebd[7:0] EROMCS ERAMCS 作_eboe EBWE EBCLK 总线 Rcv 先进先出 MAC Rcv 先进先出总线 Xmt 先进先出 MAC Xmt 先进先出 txp+/- CLK RST ad[31:00] c/be[3:0] PAR 框架 TRDY IRDY 停止 IDSEL DEVSEL REQ GNT PERR SERR INTA 睡眠 TXEN TXCLK TXDAT RXEN RXCLK RXDAT CLSN GPSI Port rxfrtge/miirxfrtge rxfrtgd/miirxfrtgd 自动 Negotiation 网络 Port Manager 20550d-1

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com