max1112/max1113
+5v, 低-电源, multi-频道,
串行 8-位 adcs
______________________________________________________________________________________ 13
数字的 输出
在 单极的 输入 模式, 这 输出 是 笔直地 二进制的
(图示 15). 为 双极 输入, 这 输出 是 二’s-com-
plement (图示 16). 数据 是 clocked 输出 在 sclk’s
下落 边缘 在 msb-第一 format.
时钟 模式
这 max1112/max1113 能 使用 也 一个 外部 ser-
ial 时钟 或者 这 内部的 时钟 至 执行 这 successive-
approximation 转换. 在 两个都 时钟 模式, 这
外部 时钟 shifts 数据 在 和 输出 的 这 设备. 位
pd0 的 这 控制 字节 programs 这 时钟 模式.
计算数量 8–11 显示 这 定时 特性 一般
至 两个都 模式.
外部 时钟
在 外部 时钟 模式, 这 外部 时钟 不 仅有的
shifts 数据 在 和 输出, 它 也 驱动 这 相似物-至-数字的
转换 步伐. sstrb 脉冲 高 为 二 时钟
时期 之后 这 last 位 的 这 控制 字节. successive-
approximation 位 decisions 是 制造 和 呈现 在
dout 在 各自 的 这 next 第八 sclk 下落 edges
(图示 7). 之后 这 第八 数据 位 是 clocked 输出,
subsequent 时钟 脉冲 时钟 输出 zeros 从 这
dout 管脚.
sstrb 和 dout go 在 一个 高-阻抗 状态
当
CS
变得 高; 之后 这 next
CS
下落 边缘,
sstrb 输出 一个 逻辑 低. 图示 9 显示 这 sstrb
定时 在 外部 时钟 模式.
这 转换 必须 完全 在 1ms, 或者 droop 在 这
样本-和-支撑 电容 将 降级 转换
结果. 使用 内部的 时钟 模式 如果 这 串行-时钟 fre-
quency 是 较少 比 50khz, 或者 如果 串行-时钟 interruptions
可以 导致 这 转换 间隔 至 超过 1ms.
• • •
• • •
• • •
• • •
CS
SCLK
DIN
DOUT
t
CSS
t
CL
t
DS
t
DH
t
DV
t
做
t
CH
t
做
t
TR
t
CSH
图示 8. 详细地 串行-接口 定时
• • •
• • •
• • •
• • • •
• • •
t
SDV
t
SSTRB
pd0 clocked 在
t
STR
SSTRB
SCLK
CS
t
SSTRB
• • • •
图示 9. 外部 时钟 模式 sstrb 详细地 定时
: 点此下载
