介绍 (持续)
和 输出 的 记忆 通过 这 Host’s 总线. 一个
可能 系统 配置 为 这 MK50H27 是
显示 在 图示 1.
为 增加 flexibility 一个 transparent 模式 提供
一个 HDLC 运输 mechanism 没有 link layer
支持. 在 这个 模式 非 协议 处理 是
完毕, 所有 数据 received 在 opening 标记 和
CRC 是 写 至 这 shared 记忆 缓存区 和 它
是 向上 至 这 用户 至 引领 小心 的 这 upper 水平的
软件.
这 MK50H27 将 是 使用 和 任何 的 一些
popular 微处理器, 此类 作: 68040 ...
68000, 6800, z8000, z80, 80486 ... 8086, i960,
等
这 MK50H27 将 是 运作 在 也 全部 或者
half duplex 模式. 在 half duplex 模式, 这 RTS
和 CTS modem 控制 管脚 是 提供. 在 全部
duplex 模式, 这些 管脚 变为 用户 程序-
mable i/o 管脚. 所有 信号 管脚 在 这 MK50H27
是 TTL 兼容. 这个 有 这 有利因素 的
制造 这 MK50H27 独立 的 这 物理的
接口. 作 显示 在 图示 1, 线条 驱动器 和
接受者 是 使用 为 电的 连接 至 这
物理的 layer.
vss-地
DAL07
DAL06
DAL05
DAL04
DAL03
DAL02
DAL01
DAL00
读
INTR
DALI
DALO
DAS
bmo, 字节, BUSREL
bmi, BUSAKO
支撑, BUSRQ
ale, 作
CS
ADR
准备好
重置
vss-地
24
HLDA
1
2
3
4
5
6
7
8
9
10
11
12
13
14
48
47
46
45
44
43
42
41
40
39
38
37
36
23
22
21
20
19
18
17
16
15
35
34
33
32
31
30
29
28
27
26
25
TCLK
A18
A19
A20
A21
A22
A23
RD
dsr, CTS
TD
SYSCLK
RCLK
dtr, RTS
VCC (+5v)
DAL08
DAL09
DAL10
DAL11
DAL12
DAL13
DAL14
DAL15
A16
A17
M
K
5
0
H
2
7
DIP48 管脚 连接
(顶 视图)
MK50H27
2/56
: 点此下载
