MT9126
初步的 信息
8-34
图示 2 - 管脚 连接
管脚 描述
管脚 # 名字 描述
1 EN1 使能 strobe 1 (输出).
这个 8 位 宽, 起作用的 高 strobe 是 起作用的 在 这 b1
pcm 频道 在 st-总线 模式. 变为 一个 单独的 位, 高 真实 脉冲波 当 直线的=1.
在 ssi 模式 这个 输出 是 高 阻抗.
2 MCLK 主控 时钟 (输入).
这个 是 一个 4.096 mhz (最小) 输入 时钟 使用 用 这
transcoder 函数; 它 必须 是 有提供的 在 两个都 st-总线 和 ssi 模式 的 运作.
在 st-总线 模式 这 c4
st-总线 时钟 是 应用 至 这个 管脚. 这个 同步的 时钟 是
也 使用 至 控制 这 数据 i/o 流动 在 这 pcm 和 adpcm 输入/输出 管脚
符合 至 st-总线 (所需的)东西.
在 ssi 模式 这个 主控 时钟 输入 是 获得 从 一个 外部 源 和 将 是
异步的 和 遵守 至 这 8 khz 框架. mclk 比率 更好 比 4.096 mhz 是
可接受的 在 这个 模式 自从 这 数据 i/o 比率 是 governed 用 bclk.
3F0i
框架 脉冲波 (输入).
框架 同步 脉冲波 输入 为 st-总线 运作. ssi
运作 是 使能 用 连接 这个 管脚 至 v
SS
.
4 C2o 2.048 mhz 时钟 (输出).
这个 st-总线 模式 位 时钟 输出 是 这 mclk (c4
) 输入
分隔 用 二, inverted, 和 同步 至 f0i
. 这个 输出 是 高-阻抗 在
ssi 运作.
5 BCLK 位 时钟 (输入).
128 khz 至 4096 khz 位 时钟 输入 为 两个都 pcm 和 adpcm 端口;
使用 在 ssi 模式 仅有的. 这 下落 边缘 的 这个 时钟 latches 数据 在 adpcmi, pcmi1
和 pcmi2. 这 rising 边缘 clocks 数据 输出 在 adpcmo, pcmo1 和 pcmo2. 这个 输入
必须 是 系 至 v
SS
为 st-总线 运作.
6 PCMo1 串行 pcm stream 1 (输出).
128 kbit/s 至 4096 kbit/s 串行 companded/直线的 pcm
输出 stream. 数据 是 clocked 输出 用 rising 边缘 的 bclk 在 ssi 模式. clocked 输出 用
mclk 分隔 用 二 在 st-总线 模式. 看 图示 14.
7 PCMi1 串行 pcm stream 1 (输入).
128 kbit/s 至 4096 kbit/s 串行 companded/直线的 pcm
输入 stream. 数据 是 clocked 在 在 下落 边缘 的 bclk 在 ssi 模式. clocked 在 在 这
3/4 位 位置 的 mclk 在 st-总线 模式. 看 图示 14.
8V
SS
数字的 地面.
nominally 0 伏特.
9 直线的 直线的 pcm 选择 (输入)
. 当 系 至 v
DD
这 pcm i/o 端口 (pcm1,pcm2) 是 16-
位 直线的 pcm. 直线的 pcm 运作 仅有的 在 一个 位 比率 的 2048 kbit/s. companded pcm 是
选择 当 这个 管脚 是 系 至 v
SS
. 看 计算数量 5 &放大; 8.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
28
27
26
25
24
23
22
21
MS1
VDD
MS3
IC
MS4
FORMAT
MS2
PWRDN
ADPCMi
ADPCMo
MS5
MS6
EN2
PCMo1
BCLK
PCMi1
直线的
enb2/f0od
VSS
C2o
MCLK
F0i
PCMi2
ENB1
PCMo2
EN1
SEL
一个/
µ
: 点此下载
