首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:491644
 
资料名称:MT9042CP
 
文件大小: 113.6K
   
说明
 
介绍:
Multitrunk System Synchronizer
 
 


: 点此下载
  浏览型号MT9042CP的Datasheet PDF文件第8页
8
浏览型号MT9042CP的Datasheet PDF文件第9页
9
浏览型号MT9042CP的Datasheet PDF文件第10页
10
浏览型号MT9042CP的Datasheet PDF文件第11页
11

12
浏览型号MT9042CP的Datasheet PDF文件第13页
13
浏览型号MT9042CP的Datasheet PDF文件第14页
14
浏览型号MT9042CP的Datasheet PDF文件第15页
15
浏览型号MT9042CP的Datasheet PDF文件第16页
16
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
MT9042C
进步 信息
12
holdover 精度
holdover 精度 是 defined 作 这 绝对
容忍 的 一个 输出 时钟 信号, 当 它 是 不
锁 至 一个 外部 涉及 信号, 但是 是
运行 使用 存储 技巧. 为 这
mt9042c, 这 存储 值 是 决定 当 这
设备 是 在 正常的 模式 和 锁 至 一个 外部
涉及 信号.
这 绝对 主控 时钟 (osci) 精度 的 这
mt9042c 做 不 影响 holdover 精度, 但是 这
改变 在 osci 精度 当 在 holdover 模式
做.
俘获 范围
也 涉及 至 作 拉-在 范围. 这个 是 这 输入
频率 范围 在 这个 这 synchronizer 必须
是 能 至 拉 在 同步.这 mt9042c
俘获 范围 是 equal 至
±
230ppm minus 这
精度 的 这 主控 时钟 (osci). 为 例子, 一个
±
32ppm 主控 时钟 结果 在 一个 俘获 范围 的
±
198ppm.
锁 范围
这个 是 这 输入 频率 范围 在 这个 这
synchronizer 必须 是 能 至 维持
同步.这 锁 范围 是 equal 至 这
俘获 范围 为 这 mt9042c.
阶段 斜度
阶段 斜度 是 量过的 在 秒 每 第二 和
是 这 比率 在 这个 一个 给 信号 改变 阶段
和 遵守 至 一个 完美的 信号. 这 给 信号 是
典型地 这 输出 信号. 这 完美的 信号 是 的
常量 频率 和 是 nominally equal 至 这
值 的 这 final 输出 信号 或者 final 输入 信号.
时间 间隔 错误 (系)
系 是 这 时间 延迟 在 一个 给 定时 信号
和 一个 完美的 定时 信号.
最大 时间 间隔 错误 (mtie)
mtie 是 这 最大 顶峰 至 顶峰 延迟 在 一个
给 定时 信号 和 一个 完美的 定时 信号 在里面 一个
particular observation 时期.
阶段 continuity
阶段 continuity 是 这 阶段 区别 在 一个
给 定时 信号 和 一个 完美的 定时 信号 在 这
终止 的 一个 particular observation 时期. 通常地, 这
给 定时 信号 和 这 完美的 定时 信号 是 的
这 一样 频率. 阶段 continuity 应用 至 这
输出 的 这 synchronizer 之后 一个 信号 disturbance
预定的 至 一个 涉及 转变 或者 一个 模式 改变. 这
observation 时期 是 通常地 这 时间 从 这
disturbance, 至 just 之后 这 synchronizer 有 settled
至 一个 稳步的 状态.
在 这 情况 的 这 mt9042c, 这 输出 信号 阶段
continuity 是 maintained 至 在里面
±
5ns 在 这
instance (在 一个 框架) 的 所有 涉及 switches
和 所有 模式 改变. 这 总的 阶段 变换,
取决于 在 这 转变 或者 类型 的 模式 改变,
将 accumulate 向上 至
±
200ns 在 许多 frames.
这 比率 的 改变 的 这
±
200ns 阶段 变换 是
限制 至 一个 最大 阶段 斜度 的 大概
5ns/125us. 这个 满足 这 在&放大;t tr62411
最大 阶段 斜度 必要条件 的 7.6ns/125us
(81ns/1.326ms).
阶段 锁 时间
这个 是 这 时间 它 takes 这 synchronizer 至 阶段
锁 至 这 输入 信号. 阶段 锁 occurs 当 这
输入 信号 和 输出 信号 是 不 changing 在
阶段 和 遵守 至 各自 其它 (不 包含 jitter).
锁 时间 是 非常 difficult 至 决定 因为 它 是
影响 用 许多 factors 这个 包含:
i) 最初的 输入 至 输出 阶段 区别
ii) 最初的 输入 至 输出 频率 区别
iii) synchronizer 循环 filter
iv) synchronizer limiter
虽然 一个 短的 锁 时间 是 desirable, 它 是 不
总是 可能 至 达到 预定的 至 其它 synchronizer
(所需的)东西. 为 instance, 更好的 jitter 转移
效能 是 达到 和 一个 更小的 频率 循环
filter 这个 增加 锁 时间. 和 更好的 (小)
阶段 斜度 效能 (limiter) 结果 在 变长
锁 时间. 这 mt9042c 循环 filter 和 limiter 是
优化 至 满足 这 在&放大;t tr62411 jitter 转移
和 阶段 斜度 (所需的)东西. consequently,
阶段 锁 时间, 这个 是 不 一个 standards
必要条件, 将 是 变长 比 在 其它
产品. 看 交流 电的 特性 -
效能 为 最大 阶段 锁 时间.
MTIE S
()
TIEmax t
()
TIEmin t
()
–=
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com