MT90401
数据 薄板
6
zarlink 半导体 公司
62 OE
输出 使能 (输入)
. 系 高 为 正常的 运作. 德州仪器e 低 至 强迫 输出 clocks 管脚
F16
, f8, c16, c8, c4, c2 至 一个 高 阻抗 状态.
63 CS
碎片 选择 (5 v tolerant 输入)
. 这个 起作用的 低 输入 使能 这 非-多路复用
motorola 并行的 微处理器 接口 的 这 mt90401. 当 cs
是 设置 至 高, 这
微处理器 接口 是 idle 和 所有 总线 i/o 管脚 将 是在 一个 高 阻抗 状态.
64 RST
重置 (5 v tolerant 输入).
这个 起作用的 低 输入 puts 这 mt90401 在 一个 重置 情况.
RST
应当 是 设置 至 高 为 正常的 运作. 这 mt90401 应当 是 重置 之后 电源-
向上 和 之后 这 选择 涉及 频率 是 changed. 这 rst
管脚 必须 是 使保持 低 为
一个 最小 的 1msec. 至 重置 这 设备 合适的.
65 HW
硬件 模式 (输入)
. 如果 这个 管脚 是 系 低, 这 设备 是 在 microport 模式 和 是
控制 通过 这 microport. 如果它 是 系 高, 这 设备 是 在 硬件 模式 和 是
控制 通过 这 控制 管脚 ms1, ms2, fs1, fs2, flock 和 sonet/sdh
.
66-69 d0 - d3
数据 0 至 数据 3 (5 v tolerant 三-状态 i/o)
. 这些 信号 联合的 和 d4-d7 表格
这 双向的 数据 总线 的 这并行的 处理器 接口 (d0 是 这 least 重大的 位).
70 V
SS8
数字的 地面.
0 伏特.
71 IC
内部的 连接.
系 低 为 正常的 运作.
72 IC
内部的 连接.
系 低 为 正常的 运作.
73 V
DD5
积极的 电源 供应.
数字的 供应.
74-77 d4 - d7
数据 4 至 数据 7 (5 v tolerant 三-状态 i/o).
这些 信号 联合的 和 d0-d3 表格
这 双向的 数据 总线 的 这并行的 处理器 接口 (d7 是 这 大多数 重大的 位).
78 r/w
读/写选择 (5 v tolerant 输入).
这个 输入 控制 这方向 的 这 数据 总线
d[0:7] 在 一个 microprocessor 进入. 当 r/w
是 高, 这 并行的 处理器 是 读
数据 从 这 mt90401. 当 低, 这 并行的处理器 是 writing 数据 至 这 mt90401.
79 A0
地址 0 (5 v tolerant 输入).
地址 输入 为 这 并行的 处理器 接口. a0 是 这
least 重大的 输入.
80 IC
内部的 连接.
系 低 为 正常的 运作.
管脚 描述 (持续)
管脚 # 名字 描述
: 点此下载
