lucent 科技 公司 5
数据 薄板
六月 1999
ORCA
序列 2 fpgas
ORCA
Foundry
开发 系统
Overview
这
ORCA
Foundry 开发 系统 接口 至
front-终止 设计 entry tools 和 提供 这 tools 至
生产 一个 配置 fpga. 在 这 设计 流动, 这
用户 定义 这 符合实际 的 这 fpga 在 二
点: 在 设计 entry 和 在 这 位 stream 一代
平台.
下列的 设计 entry, 这 开发 系统’s 编排,
放置, 和 route tools translate 这 netlist 在 一个 routed
fpga. 它的 位 stream 发生器 是 然后 使用 至 发生
这 配置 数据 这个 是 承载 在 这 fpga’s
内部的 配置 内存. 当 使用 这 位 stream
发生器, 这 用户 选择 选项 那 影响 这 func-
tionality 的 这 fpga. 联合的 和 这 front-终止
tools,
ORCA
foundry 生产 配置 数据 那
实现 这 各种各样的 逻辑 和 routing 选项 dis-
cussed 在 这个 数据 薄板.
Architecture
这
ORCA
序列 fpga 是 包括 的 二 基本
elements: plcs 和 pics. 图示 1 显示 一个 排列 的
可编程序的 逻辑 cells (plcs) surrounded 用 pro-
grammable 输入/输出 cells (pics). 这 序列 2 有
plcs arranged 在 一个 排列 的 20 rows 和 20 columns.
pics 是 located 在 所有 四 sides 的 这 fpga 在
这 plcs 和 这 ic 边缘.
这 location 的 一个 plc 是 表明 用 它的 行 和 col-
umn 所以 那 一个 plc 在 这 第二 行 和 第三 column
是 r2c3. pics 是 表明 similarly, 和 pt (顶) 和
铅 (bottom) designating rows 和 pl (left) 和 pr
(正确的) designating columns, followed 用 一个 号码. 这
routing resources 和 配置 内存 是 不
显示, 但是 这 interquad routing blocks (hiq, viq)
呈现 在 这 序列 2 序列 是 显示.
各自 pic 包含 这 necessary i/o 缓存区 至 inter-
面向 至 bond 焊盘. 这 pics 也 包含 这 routing
resources 需要 至 连接 信号 从 这 bond
焊盘 至/从 plcs. 这 pics 做 不 包含 任何 用户-
accessible 逻辑 elements, 此类 作 flip-flops.
combinatorial 逻辑 是 完毕 在 看-向上 tables (luts)
located 在 这 pfu. 这 pfu 能 是 使用 在 不同的
模式 至 满足 不同的 逻辑 (所需的)东西. 这 lut’s
configurable 中等-/大-grain architecture 能 是
使用 至 执行 从 一个 至 四 combinatorial 逻辑
功能. 这 flexibility 的 这 lut 至 handle 宽 输入
功能, 作 好 作 多样的 小 输入 功能,
maximizes 这 门 计数/pfu.
这 luts 能 是 编写程序 至 运作 在 一个 的
三 模式: combinatorial, 波纹, 或者 记忆. 在 com-
binatorial 模式, 这 luts 能 realize 任何 四-, five-,
或者 六-输入 逻辑 功能. 在 波纹 模式, 这 高-
速 carry 逻辑 是 使用 为 arithmetic 功能, 这
新 乘法器 函数, 或者 这 增强 数据 path
功能. 在 记忆 模式, 这 luts 能 是 使用 作 一个
16 x 4 读/写 或者 读-仅有的 memory (异步的
模式 或者 这 新 同步的 模式) 或者 一个 新 16 x 2
双-port 记忆.
可编程序的 逻辑 cells
这 可编程序的 逻辑 cell (plc) 组成 的 一个 pro-
grammable 函数 单位 (pfu) 和 routing resources.
所有 plcs 在 这 排列 是 完全同样的. 这 pfu, 这个 con-
tains 四 luts 和 四 latches/ffs 为 逻辑 imple-
mentation, 是 discussed 在 这 next 部分.
可编程序的 函数 单位
这 pfus 是 使用 为 逻辑. 各自 pfu 有 19 exter-
nal 输入 和 六 输出 和 能 运作 在 一些
模式. 这 符合实际 的 这 输入 和 输出
取决于 在 这 运行 模式.
这 pfu 使用 三 输入 数据 buses (a[4:0], b[4:0],
wd[3:0]), 四 控制 输入 (c0, ck, ce, lsr), 和 一个
carry 输入 (cin); 这 last 是 使用 为 快 arithmetic
功能. 那里 是 一个 5-位 输出 总线 (o[4:0]) 和 一个
carry-输出 (cout).
5-2750(f).r3
图示 2. pfu 端口
可编程序的 逻辑 cell (plc)
WD3
WD2
WD1
WD0
A4
A3
A2
A1
A0
B4
B3
B2
B1
B0
O4
O3
O2
O1
O0
可编程序的
函数 单位
CE LSRC0 CK
(routing resources, 配置 内存)
CIN
(pfu)
COUT
: 点此下载
