数据 薄板
ORCA
序列 2 fpgas 六月 1999
6 lucent 科技 公司
可编程序的 逻辑 cells
(持续))
关键: c = 控制 用 配置 内存.
图示 3. simplified pfu 图解
5-4573(f)
A4
A3
A2
A1
A4
A3
A2
A1
QLUT3
A0
CARRY
CARRY
A3
A2
A1
A0
QLUT2
B4
B3
B2
B1
B4
B3
B2
B1
QLUT1
B0
CARRY
CARRY
B3
B2
B1
B0
QLUT0
CIN
C0
LSR
GSR
wd[3:0]
CK
CKEN
触发
pfu_xor
B4
A4
pfu_与非
pfu_mux
C
C
C C
WD3
WD2
WD1
WD0
C
C
C
T
T
T
T
REG3
SR EN
REG2
SR EN
REG1
SR EN
REG0
SR EN
O4
O3
O2
O1
O0
F3
C
C
COUT
F2
F1
F0
D0
D1
D2
D3
Q0
Q1
Q2
Q3
C
T
T
T
T
C
图示 2 和 图示 3 显示 高-水平的 和 详细地
views 的 这 ports 在 这 pfu, 各自. 这 ports
是 关联 和 一个 二- 至 四-character 后缀 至 一个
pfu’s location. 作 提到, 那里 是 二 5-位 输入
数据 buses (a[4:0] 和 b[4:0]) 至 这 lut, 一个 4-位
输入 数据 总线 (wd[3:0]) 至 这 latches/ffs, 和 一个
输出 数据 总线 (o[4:0]).
图示 3 显示 这 四 latches/ffs (reg[3:0]) 和 这
64-位 看-向上 表格 (qlut[3:0]) 在 这 pfu. 这 pfu
做 combinatorial 逻辑 在 这 lut 和 sequential
逻辑 在 这 latches/ffs. 这 lut 是 静态的 随机的
进入 记忆 (sram) 和 能 是 使用 为 读/
写 或者 读-仅有的 memory. 这 第八 3-状态 缓存区
建立 在 各自 plc 是 也 显示, 虽然 它们 actu-
ally reside 外部 至 这 pfu.
各自 获得/ff 能 接受 数据 从 这 lut. 改变na-
tively, 这 latches/ffs 能 接受 直接 数据 从
wd[3:0], eliminating 这 lut 延迟 如果 非 combinatorial
函数 是 需要. 这 lut 输出 能 绕过 这
latches/ffs, 这个 减少 这 延迟 输出 的 这 pfu. 它
是 可能 至 使用 这 lut 和 latches/ffs 更多 或者
较少 independently. 为 例子, 这 latches/ffs 能
是 使用 作 一个 4-位 变换 寄存器, 和 这 lut 能 是
使用 至 发现 当 一个 寄存器 有 一个 particular 模式
在 它.
: 点此下载
