E
8-mbit smartvoltage 激励 块 flash 记忆 家族
13
产品 预告(展)
NC
非 连接:
管脚 将 是 驱动 或者 left floating.
2.0 产品 描述
2.1 记忆 organization
2.1.1 BLOCKING
这个 产品 家族 特性 一个
asymmetrically- blocked architecture
供应 系统 记忆 integration. 各自
擦掉 块 能 是 erased independently 的
这 其他 向上 至 100,000 时间 为
商业的 温度 或者 向上 至 10,000
时间 为 扩展 温度. 这 块
sizes 有 被 选择 至 优化 它们的
符合实际 为 一般 产品 的
nonvolatile 存储. 这 结合体 的
块 sizes 在 这 激励 块 architecture
准许 这 integration 的 一些 memories
在 一个 单独的 碎片. 为 这 地址 locations
的 这 blocks, 看 这 记忆 maps 在
计算数量 4 和 5.
2.1.1.1 激励 块 - 1 x 16 kb
这 激励 块 是 将 至 替代 一个
专心致志的 激励 prom 在 一个 微处理器
或者 微控制器-为基础 系统. 这 16-
kbyte (16,384 字节) 激励 块 是 located
在 也 这 顶 (denoted 用 -t 后缀) 或者
这 bottom (-b 后缀) 的 这 地址 编排 至
accommodate 不同的 微处理器
protocols 为 激励 代号 location. 这个 激励
块 特性 硬件 controllable 写-
保护 至 保护 这 crucial
微处理器 激励 代号 从 意外的
修改. 这 保护 的 这 激励
块 是 控制 使用 一个 结合体 的
这 v
PP
, rp#, 和 wp# 管脚, 作 是 详细地
在 部分 3.4.
2.1.1.2 参数 blocks - 2 x 8 kb
这 激励 块 architecture 包含
参数 blocks 至 facilitate 存储 的
frequently updated 小 参数 那
将 正常情况下 需要 一个 可擦可编程只读存储器. 用
使用 软件 技巧, 这 字节-rewrite
符合实际 的 eeproms 能 是
emulated. 这些 技巧 是 详细地 在
intel’s ap-604,