20 管脚 描述
(持续)
标识
PLCC PQFP
IO 函数
管脚 管脚
PLL0 39 (便条 1)
阶段 锁 循环 01
非 connects 这些 管脚 能 是 系 高 或者 低 和 非 影响
PLL1 40 在 这 数据 separator performance
RD 441I
Read
起作用的 低 输入 至 信号 一个 读 从 这 控制 至 这 microprocessor
RDATA 41 13 I
读 Data
这个 输入 是 这 raw 串行 数据 读 从 这 disk drive
重置 32 6 I
Reset
起作用的 高 输入 那 resets 这 控制 至 这 空闲 state 和 resets 所有 disk
接口 输出 至 它们的 inactive states 这 DOR DSR CCR 模式 command
配置 command 和 锁 command 参数 是 cleared 至 它们的 default values
这 具体说明 command 参数 是 不 affected
步伐 55 25 O
Step
这个 输出 信号 issues 脉冲 至 这 disk 驱动 在 一个 软件 可编程序的 比率
至 move 这 head 在 一个 seek operation
TC 25 59 I
终端 Count
控制 信号 从 这 DMA 控制 至 表明 这 末端 的 一个
DMA transfer TC 是 accepted 仅有的 当 DACK
是 active TC 是 起作用的 高 在 pc-在 和
模型 30 modes 和 起作用的 低 在 PS2 mode
TRK0 2 39 I
追踪 0
这个 输入 indicates 至 这 控制 那 这 head 的 这 选择 disk 驱动 是 在
追踪 zero
V
CC
18 30
Voltage
这个 是 这
一个
5V 供应 电压 为 这 数字的 circuitry
60 37
68 53
WDATA 53 23 O
写 Data
这个 输出 是 这 写 precompensated 串行 数据 那 是 写 至 这
选择 disk drive Precompensation 是 软件 selectable
WGATE 52 22 O
写 Gate
这个 输出 信号 使能 这 写 电路系统 的 这 选择 disk drive
WGATE 有 被 设计 至 阻止 glitches 在 电源 向上 和 电源 down 这个
阻止 writing 至 这 disk 当 电源 是 cycled
WP 1 38 I
写 Protect
这个 输入 indicates 那 这 disk 在 这 选择 驱动 是 写 protected
WR 542I
Write
起作用的 低 输入 至 信号 一个 写 从 这 微处理器 至 这 controller
XTAL1CLK 33 7 I
Crystal1Clock
一个 一侧 的 一个 外部 24 MHz 结晶 是 连结 here 如果 一个 结晶 是
不 used 一个 TTL 或者 CMOS 兼容 时钟 是 连接 至 这个 pin
XTAL2 34 8 I
Crystal2
一个 一侧 的 一个 外部 24 MHz 结晶 是 连结 here 这个 管脚 是 left
unconnected 如果 一个 外部 时钟 是 used
便条 1
当 converting 这 68 管脚 PLCC 至 一个 60 管脚 PQFP 第八 管脚 是 removed 这 下列的 信号 是 影响 在 这个 转换 process
1 NC (非 连接) 信号 在 管脚 42 和 43 的 这 68 管脚 PLCC 是 转变 至 地 (地面) 信号 在 管脚 14 和 15 的 这 60 管脚 PQFP
respectively
2 NC (非 连接) 信号 在 管脚 44 和 47 的 这 68 管脚 PLCC 是 移除 为 这 60 管脚 PQFP
3 HIFIL (管脚 38) 和 LOFIL (管脚 37) 的 这 68 管脚 PLCC 是 移除 为 这 60 管脚 PQFP
4 PLL0 (管脚 39) 和 PLL1 (管脚 40) 的 这 68 PLCC 是 转变 至 地 (地面) 信号 在 这 PQFP (管脚 11 和 12 各自)
5 这 地 (地面) 信号 在 管脚 9 12 21 和 65 的 这 68 管脚 PLCC 是 不 有 为 这 60 管脚 PQFP 这些 信号 是 系 至 地面 internally
8
: 点此下载
