1−1
1 介绍
这 德州 器械 pci2050b pci-至-pci 桥 提供 一个 高 效能 连接 path 在 二
附带的 组件 interconnect (pci) buses 运行 在 一个 最大 总线 频率 的 66-mhz. transactions
出现在 masters 在 一个 和 targets 在 另一 pci 总线, 和 这 pci2050b 桥 准许 bridged transactions
至 出现 concurrently 在 两个都 buses. 这 桥 支持 burst 模式 transfers 至 maximize 数据 throughput, 和 这
二 总线 交通量 paths 通过 这 桥 act independently.
这 pci2050b 桥 是 一致的 和这
pci local 总线 规格
, 和 能 是 使用 至 克服 这 电的
加载 限制 的 10 设备 每 pci 总线 和 一个 pci 设备 每 extension slot 用 creating hierarchical buses. 这
PCI2050B提供 二-tier 内部的 arbitration 为 向上 至 nine secondary 总线 masters 和 将 是 执行 和
一个 外部 总线 arbiter.
这 compactpci
hot-swap 扩展 pci 能力 制造 这 pci2050b 桥 一个 完美的 解决方案 为 multifunction
紧凑的 pci cards 和 adapting 单独的 函数 cards 至 hot-swap 遵从.
这 pci2050b 桥 是 一致的 和 这
pci-至-pci 桥 规格
(修订 1.1). 这 pci2050b 桥
提供 遵从 为
pci 总线 电源 管理 接口 规格
(修订 1.1). 这 pci2050b 桥
有 被 设计 至 含铅的 这 工业 在 电源 conservation 和 数据 throughput. 一个 先进的 cmos 处理
achieves 低 系统 电源 消耗量 当 运行 在 pci 时钟 比率 向上 至 66-mhz.
1.1 特性
这 pci2050b 桥 支持 这 下列的 特性:
•
二 32-位, 66-mhz pci buses
•
3.3-v 核心 逻辑 和 普遍的 pci 接口 兼容 和 3.3-v 和 5-v pci signaling 环境
•
内部的二-tier arbitration 为 向上 至 nine secondary 总线 masters 和 支持 一个 外部 secondary 总线
arbiter
•
ten secondary pci 时钟 输出
•
独立 读 和 写 缓存区 为 各自 方向
•
burst 数据 transfers 和 pipeline architecture 至 maximize 数据 throughput 在 两个都 方向
•
支持 写 combing 为 增强 数据 throughput
•
向上 至 三 delayed transactions 在 两个都 方向
•
支持 这 框架-至-框架 延迟 的 仅有的 四 pci clocks 从 一个 总线 至 另一
•
总线 locking 传播
•
predictable latency 每
pci local 总线 规格
•
architecture configurable 为
pci 总线 电源 管理 接口 规格
•
compactpci hot-swap 符合实际
•
secondary 总线 是 驱动 低 在 重置
•
vga/palette 记忆 和 i/o 解码 选项
•
先进的 submicron, 低-电源 cmos 技术
•
208-终端 pdv, 208-终端 ppm, 或者 257-terminal microstar bga
包装
: 点此下载
