adg714/adg715
–5–
rev. 0
adg714 定时 特性
1, 2
参数 限制 在 t
最小值
, t
最大值
单位 情况/comments
f
SCLK
30 mhz 最大值 sclk 循环 频率
t
1
33 ns 最小值 sclk 循环 时间
t
2
13 ns 最小值 sclk 高 时间
t
3
13 ns 最小值 sclk 低 时间
t
4
0 ns 最小值
同步
至 sclk rising 边缘 建制 时间
t
5
5 ns 最小值 数据 建制 时间
t
6
4.5 ns 最小值 数据 支撑 时间
t
7
0 ns 最小值 sclk 下落 边缘 至
同步
rising 边缘
t
8
33 ns 最小值 最小
同步
高 时间
t
9
3
20 ns 最小值 sclk rising 边缘 至 dout 有效的
注释
1
看 图示 1.
2
所有 输入 信号 是 specified 和 tr = tf = 5 ns (10% 至 90% 的 v
DD
) 和 安排时间 从 一个 电压 水平的 的 (v
IL
+ v
IH
)/2.
3
C
L
= 20 pf, r
L
= 1 k
Ω
.
specifications 主题 至 改变 没有 注意.
SCLK
同步
DIN
DOUT
t
8
t
4
t
6
t
5
t
2
t
3
t
1
t
7
t
9
DB0DB7
DB7
1
DB6
1
DB2
1
DB1
1
DB0
1
便条
1
数据 从 previous 写 循环
图示 1. 3-线 串行 接口 定时 图解
(v
DD
= 2.7 v 至 5.5 v. 所有 specifications –40
c 至 +85
c 除非 否则 指出.)
: 点此下载
