rev. 0
ad5334/ad5335/ad5336/ad5344
–
8
–
ad5344 函数的 块 图解
V
输出
一个
缓存区
地
AD5344
V
输出
B
缓存区
V
输出
C
缓存区
V
输出
D
缓存区
电源-在
重置
至 所有 dacs
和 缓存区
电源-向下
逻辑
PD
DAC
寄存器
输入
寄存器
V
REF
C
inter-
面向
逻辑
V
DD
V
REF
B
CS
WR
A0
A1
LDAC
V
REF
一个
V
REF
D
.
.
.
.
.
.
DB
11
DB
0
输入
寄存器
输入
寄存器
输入
寄存器
DAC
寄存器
DAC
寄存器
DAC
寄存器
12-位
DAC
12-位
DAC
12-位
DAC
12-位
DAC
ad5344 管脚 函数 描述
管脚
非. Mnemonic 函数
1V
REF
D unbuffered 涉及 输入 为 dac d.
2V
REF
C unbuffered 涉及 输入 为 dac c.
3V
REF
B unbuffered 涉及 输入 为 dac b.
4V
REF
一个 unbuffered 涉及 输入 为 dac 一个.
5V
输出
一个 输出 的 dac 一个. 缓冲 输出 和 栏杆-至-栏杆 运作.
6V
输出
B 输出 的 dac b. 缓冲 输出 和 栏杆-至-栏杆 运作.
7V
输出
C 输出 的 dac c. 缓冲 输出 和 栏杆-至-栏杆 运作.
8V
输出
D 输出 的 dac d. 缓冲 输出 和 栏杆-至-栏杆 运作.
9 地 地面 涉及 要点 为 所有 电路系统 在 这 部分.
10
CS
起作用的低 碎片 选择 输入. 这个 是 使用 在 conjunction 和
WR
至 写 数据 至 这 并行的 接口.
11
WR
起作用的 低 写 输入. 这个 是 使用 在 conjunction 和
CS
至 写 数据 至 这 并行的 接口.
12 A0 lsb 地址 管脚 为 selecting 这个 dac 是 至 是 写 至.
13 A1 msb 地址 管脚 为 selecting 这个 dac 是 至 是 写 至.
14
LDAC
起作用的 低 控制 输入 那 updates 这 dac 寄存器 和 这 内容 的这 输入 registers.
这个 准许 所有 dac 输出 至 是 同时发生地 updated.
15
PD
电源-向下 管脚. 这个 起作用的 低 控制 管脚 puts 所有 dacs 在 电源-向下 模式.
16 V
DD
电源 供应 管脚. 这个 部分 能 运作 从 2.5 v 至 5.5 v 和 这 供应 应当 是 decoupled with 一个
10
µ
f 电容 在 并行的 和 一个 0.1
µ
f 电容 至 地.
17–28 DB
0
–DB
11
12 并行的 数据 输入. db
11
是 这 msb 的 这些 12 位.
ad5344 管脚 配置
顶 视图
(不 至 规模)
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1
2
3
4
5
6
7
8
9
10
11
12
13
14
AD5344
LDAC
A1
A0
WR
CS
地
V
输出
D
V
REF
C
V
REF
B
V
REF
一个
V
输出
C
V
输出
B
V
输出
一个
V
REF
D
PD
V
DD
DB
0
DB
1
DB
2
DB
3
DB
4
DB
11
DB
10
DB
9
DB
8
DB
5
DB
6
DB
7
12-位
: 点此下载
