rev. 0
ad5334/ad5335/ad5336/ad5344
–
6
–
ad5335 函数的 块 图解
.
.
.
.
.
.
V
输出
一个
缓存区
地
AD5335
V
输出
B
V
输出
C
V
输出
D
至 所有 dacs
和 缓存区
电源-向下
逻辑
PD
DAC
寄存器
V
REF
c/d
inter-
面向
逻辑
V
DD
V
REF
一个/b
HBEN
DB
7
DB
0
CS
WR
A0
A1
CLR
LDAC
重置
电源-在
重置
高 字节
寄存器
缓存区
缓存区
缓存区
DAC
寄存器
DAC
寄存器
DAC
寄存器
低 字节
寄存器
高 字节
寄存器
高 字节
寄存器
高 字节
寄存器
低 字节
寄存器
低 字节
寄存器
低 字节
寄存器
10-位
DAC
10-位
DAC
10-位
DAC
10-位
DAC
ad5335 管脚 函数 描述
管脚
非. Mnemonic 函数
1V
REF
c/d unbuffered 涉及 输入 为 dacs c 和 d.
2V
REF
一个/b unbuffered 涉及 输入 为 dacs 一个 和 b.
3V
输出
一个 输出 的 dac 一个. 缓冲 输出 和 栏杆-至-栏杆 运作.
4V
输出
B 输出 的 dac b. 缓冲 输出 和 栏杆-至-栏杆 运作.
5V
输出
C 输出 的 dac c. 缓冲 输出 和 栏杆-至-栏杆 运作.
6V
输出
D 输出 的 dac d. 缓冲 输出 和 栏杆-至-栏杆 运作.
7 地 地面 涉及 要点 为 所有 电路系统 在 这 部分.
8
CS
起作用的 低 碎片 选择 输入. 这个 是使用 在 conjunction 和
WR
至 写 数据 至 这 parallel 接口.
9
WR
起作用的 低 写 输入. 这个 是 使用 在 conjunction 和
CS
至 写 数据 至 这 并行的 接口.
10 A0 lsb 地址 管脚 为 selecting 这个 dac 是 至 是 写 至.
11 A1 msb 地址 管脚 为 selecting 这个 dac 是 至 是 写 至.
12
LDAC
起作用的 低 控制 输入 那 updates 这 dac 寄存器 和 这 内容 的 这 输入 寄存器.
这个 准许 所有 dac 输出 至 是 同时发生地 updated.
13
PD
电源-向下 管脚. 这个 起作用的 低 控制 管脚 puts 所有 dacs 在 电源-向下 模式.
14 V
DD
电源 供应 管脚. 这个 部分 能 运作 从 2.5 v 至 5.5 v 和 这 供应 应当 是 decoupled 和 一个
10
µ
f 电容 在 并行的 和 一个 0.1
µ
f 电容 至 地.
15–22 DB
0
–DB
7
第八 并行的 数据 输入. db
7
是 这 msb 的 这些 第八 位.
23 HBEN 这个 管脚 是 使用 当 writing 至 这 设备 至 决定 如果 数据 是 写 至 这 高 字节 寄存器 或者 这
低 字节 寄存器.
24
CLR
异步的 起作用的 低 控制 输入 那 clears 所有 输入 寄存器 和 dac 寄存器 至 zeros.
ad5335 管脚 配置
顶 视图
(不 至 规模)
24
23
22
21
20
19
18
17
16
15
14
13
1
2
3
4
5
6
7
8
9
10
11
12
AD5335
LDAC
A1
A0
WR
CS
V
REF
c/d
V
REF
一个/b
V
输出
一个
V
输出
B
地
V
输出
D
V
输出
C
PD
V
DD
DB
0
DB
1
DB
2
CLR
HBEN
DB
7
DB
6
DB
3
DB
4
DB
5
10-位
: 点此下载
