cy7c09449pv-交流
文档 #: 38-06061 rev. *a 页 6 的 50
REQ
t/s
要求:
这个 信号 indicates 至 这 总线 arbiter 那 这个 设备 wishes 至 使用 这 总线. 它 是 一个 要点-
至-要点 信号 那 是 驱动 whenever rst
是 不 asserted.
GNT
t/s
grant:
这个 要点-至-要点 信号 indicates 那 这 总线 有 被 准予 至 这 requester. 它 是 驱动
whenever rst
是 不 asserted 和 是 ignored 在 这 assertion 的 rst.
PERR
s/t/s
parity 错误:
这个 信号 indicates 那 一个 parity 错误 有 occurred. 它 是 驱动 用 这 目标 或者 主控
那 是 这 接受者 的 数据 在 这 时钟 之后 这 par 信号 变为 有效的.
SERR
o/d
系统 错误: 这个
打开 流 信号 是 驱动 用 任何 设备 那 发现 odd parity 在 一个 地址
阶段.
INTA
o/d
中断 一个:
这个 信号 是 asserted 当 中断 servicing 的 这 cy7c09449pv 设备 是 必需的.
这 inta
管脚 是 一个 shared pci 总线 信号 和 运用 一个 打开-流 元素 至 准许 一个 连线的-或者.
local 总线 接口 信号
信号 名字 类型 描述
adr[14:2] 在
地址:
这些 信号 identify 这 local 记忆 location. 当 这 local 处理器 输出
多路复用 地址 和 数据, 那些 线条 需要 至 是 系 至 两个都 这 dq[14:2] 和 adr[14:2].
是
[3:0] 在
字节 使能:
这 字节 使能 输入 identify 这 明确的 字节 involved 在 一个 进入. 这 管脚
将 是 配置 作 字节 lane 使能, 直接地, 或者 使用 作 大小 和 encoded 字节 lane 使能
当 接合 至 确实 motorola processors; 看 这 local 总线 部分 为 定义.
dq[31:0] t/s
数据:
cy7c09449pv 数据 输入 和 输出 是 提供 在 这些 双向的 管脚. 这个 总线
仍然是 在 高 阻抗 在 电源-向上 和 起作用的 重置 (rst
) 和 仅有的 驱动 在 读
transactions.
选择
在
碎片 选择:
这个 信号 必须 是 asserted 为 这 全部 持续时间 的 任何 进入. 这 极性 是 pro-
grammable; 这 default 是 起作用的 低.
ALE 在
地址 获得 使能:
这 local 地址 提供 在 adr[14:2] 是 latched 在 这 trailing 边缘
(从 起作用的 至 inactive) 的 这个 信号. 这 极性 是 可编程序的; 这 default 是 起作用的 high.
STROBE
在
地址 strobe:
这 assertion 的 这个 信号 begins 一个 记忆 进入 和 indicates 那 一个 有效的
地址 有 被 latched 通过 ale 或者 是 提供 在 这 管脚 (如果 ale 是 不 使用 和 是 系
起作用的). 这 地址 是 提供 在 这 adr[14:2] 管脚 (在 非-多路复用 mode), 或者 在 这
dq[14:2] (在 多路复用 模式). 外部 这 地址 阶段, 这 水平的 的 strobe
是 don
’
t
小心.这 极性 是 可编程序的; 这 default 是 起作用的 低.
写
读
在
写 和 读 信号:
这些 信号 控制 这 转移 的 数据 至 和 从 这 local 数据 总线.
写
和 读是 抽样 在 这 地址 阶段 和 是 don
’
t cares 在 这 remainder 的
这 总线 transaction. 这 极性 和 函数 的 这些 信号 是 可编程序的 所以 那 它们 能 是
连接 至 processors 那 支持 wr
/rd 或者 rd/wr, 作 好 作 独立的 rd/rd和 wr/wr
信号.
BLAST
在
burst last:
这 信号 indicates 这 终止 的 一个 burst 转移. 这个 信号 有 二 模式. 它 能 是
起作用的 在 这 burst 和 go inactive 当 这 burst 是 在, 或者 它 能 go 起作用的 在 这 last 数据
阶段 的 这 burst. 这 极性 是 可编程序的; 这 default 是 起作用的 低.
rdy_在
rdy_在
在
准备好 在:
这 assertion 的 这些 信号 indicates 那 这 local 处理器 是 准备好 至 完全
这 电流 数据 transaction.
rdy_输出
输出
或者
t/s
准备好 输出:
当 这个 信号 是 asserted 它 indicates 那 这 cy7c09449pv 是 准备好 至 完全
这 电流 进入. 这 极性 是 可编程序的; 这 default 是 起作用的 低. 这个 信号 是 也
可编程序的 至 三-状态 当 inactive; 这 default 是 至 三-状态 当 inactive.
pci 总线 信号
(持续)
信号 名字 类型 描述
: 点此下载
