1996 Jul 08 9
飞利浦 半导体 初步的 规格
数字的 video encoder (denc2) SAA7185
这 denc2 是
总是
这 定时 主控 为 这 源 在
这 mp 输入. 这 ic 提供 二 信号 为
同步 这个 源:
在 这 rcm1 端口 这 一样 信号 作 在 rcv1 (作
输出) 是 有; 在 rcm2 这 ic 提供 一个
horizontal 脉冲波 和 可编程序的 开始 和 停止
阶段.
这 长度 的 一个 地方 也 开始 和 终止 的 它的 起作用的 部分
能 是 编写程序. 这 起作用的 部分 的 一个 地方 总是
开始 在 这 beginning 的 一个 线条.
控制 接口
denc2 包含 二 控制 接口: 一个 i
2
c-总线 从动装置
transceiver 和 8-位 并行的 微处理器 接口.
这 接口 不能 是 使用 同时发生地.
这 i
2
c-总线 接口 是 一个 标准 从动装置 transceiver,
支承的 7-位 从动装置 地址 和 100 kbits/s
有保证的 转移 比率. 它 使用 8-位 subaddressing 和
一个 自动-increment 函数. 所有 寄存器 是 写 仅有的,
除了 一个 readable 状态 字节.
二 i
2
c-总线 从动装置 地址 能 是 选择
(管脚 sel_mpu 必须 是 低):
88h: 低 在 管脚 61
8ch: 高 在 管脚 61.
这 并行的 接口 是 定义 用:
D7 至 d0 数据 总线
cs 起作用的-低 碎片 选择 信号
rw 读/不 写 信号, 低 为 一个 写 循环
dtack 680xx 样式 数据 acknowledge (handshake),
起作用的-低
a0 寄存器 选择, 低 选择 地址, 高 选择
数据.
这 并行的 接口 使用 二 寄存器, 一个
自动-incremental containing 这 电流 地址 的 一个
控制 寄存器 (相等 subaddress 和 i
2
c-总线 控制),
一个 containing 真实的 数据. 这 目前 addressed
寄存器 是 编排 至 这 相应的 控制 寄存器.
这 状态 字节 能 是 读 optionally 通过 一个 读 进入
至 这 地址 寄存器, 非 其它 读 进入 是 提供.
输入 水平 和 formats
denc2 expects 数字的 yuv 数据 和 水平 (数字的 代号)
在 一致 和 ccir 601.
deviating amplitudes 的 这 colour 区别 信号 能
是 补偿 用 独立 增益 控制 设置,
当 增益 为 luminance 是 设置 至 predefined 值,
distinguishable 为 7.5 ire 设置-向上 或者 没有 设置-向上.
这 mpeg 端口 accepts 仅有的 8-位 多路复用 ccir 656
兼容 数据.
如果 这 i
2
c-总线 接口 是 使用, 这 vp 端口 能 handle
两个都 formats, 8-位 多路复用 cb-y-cr 数据 在 这
VP 线条, 或者 这 16-位 dtv2 format 和 这 y 信号 在 这
vp 线条 和 这 uv 信号 在 这 dp 端口.
涉及 水平 是 量过的 和 一个 colour 柱状,
100% 白, 100% 振幅 和 100% 饱和.
: 点此下载
