飞利浦 半导体 产品 规格
SCN68562双 普遍的 串行 communications 控制 (duscc)
1995 将 01
5
管脚 描述
在 这个 数据 薄板, 信号 是 discussed 使用 这 条款 ‘active’ 和 ‘inactive’ 或者 ‘asserted’ 和 ‘negated’ 独立 的 whether 这 信号 是
起作用的 在 这 高 (逻辑 1) 或者 低 (逻辑 0) state. n 在 这 终止 的 一个 管脚 名字 signifies 这 信号 有关联的 和 这 管脚 是 active-low (see
单独的 管脚 描述 为 这 定义 的 这 起作用的 水平的 的 各自 信号.) 管脚 这个 是 提供 为 两个都 途径 是 designated 用 一个/b
之后 这 名字 的 这 管脚 和 这 起作用的-低 状态 指示信号, n, 如果 适用. 一个 类似的 方法 是 使用 为 寄存器 提供 为 两个都 channels:
这些 是 designated 用 也 一个 underline 或者 用 一个/b 之后 这 名字.
MNEMONIC
插件
管脚 非.
类型 名字 和 函数
a1 – a6 4-2,
45-47
I
地址 线条:
起作用的-高. 地址 输入 这个 具体说明 这个 的 这 内部的 寄存器
是 accessed 为 读/写 运作.
d0 – d7 31-28,
21-18
i/o
双向的 数据 总线:
起作用的 高, 3-状态. 位 0 是 这 lsb 和 位 7 是 这 msb. 所有
数据, command, 和 状态 transfers 在 这 cpu 和 这 duscc 引领 放置 在
这个 总线. 这 数据 总线 是 使能 当 csn 是 低, 在 中断 acknowledge 循环
和 单独的-地址 dma acknowledge 循环.
r/wn 26 I
读/写:
一个 高 输入 indicates 一个 读 循环 和 一个 低 输入 indicates 一个 写 循环
当 一个 循环 是 initiated 用 assertion 的 这 csn 输入.
CSN 25 I
碎片 选择:
起作用的-低 输入. 当 低, 数据 transfers 在 这 cpu 和 这
duscc 是 使能 在 d0 – d7 作 控制 用 这 r/wn 和 a1 – a6 输入. 当
csn 是 高, 这 duscc 是 分开的 从 这 数据 总线 (除了 在 中断
acknowledge 循环 和 单独的-地址 dma transfers) 和 d0 – d7 是 放置 在 这
3-状态 情况.
DTACKN 22 O
数据 转移 acknowledge:
起作用的-低, 3-状态. dtackn 是 asserted 在 一个 写 循环
至 表明 那 这 数据 在 这 总线 有 被 latched, 和 在 一个 读 循环 或者 中断
acknowledge 循环 至 表明 有效的 数据 是 在 这 总线. 这 信号 是 negated 当
completion 的 这 循环 是 表明 用 negation 的 这 csn 或者 iackn 输入, 和 returns 至
这 inactive 状态 (3-状态) 一个 短的 时期 之后 它 是 negated. 在 一个 单独的 地址 dma
模式, 数据 是 latched 和 这 下落 边缘 的 dtcn. dtackn 是 negated 当
completion 的 这 循环 是 表明 用 这 assertion 的 dtcn 或者 negation 的 dma
acknowledge 输入 (whichever occurs 第一), 和 returns 至 这 inactive 状态 (3-状态) 一个
短的 时期 之后 它 是 negated. 当 negated, dtackn 变为 一个 打开-流 输出
和 需要 一个 外部 拉-向上 电阻.
IRQN 6 O
中断 要求:
起作用的-低, 打开-流. 这个 输出 是 asserted 在之上 occurrence 的
任何 使能 interrupting 情况. 这 cpu 能 读 这 一般 状态 寄存器 至
决定 这 interrupting 情况(s), 或者 能 respond 和 一个 中断 acknowledge 循环
至 导致 这 duscc 至 输出 一个 中断 vector 在 这 数据 总线.
IACKN 1 I
中断 acknowledge:
起作用的-低. 当 iackn 是 asserted, 这 duscc responds 用
放置 这 内容 的 这 中断 vector 寄存器 (修改 或者 unmodified 用 状态) 在
这 数据 总线 和 asserting dtackn. 如果 非 起作用的 中断 是 pending, dtackn 是 不
asserted.
x1/clk 43 I
结晶 或者 外部 时钟:
当 使用 这 结晶 振荡器, 这 结晶 是 连接
在 管脚 x1 和 x2. 如果 一个 结晶 是 不 使用, 和 外部 时钟 是 有提供的 在 这个
输入. 这个 时钟 是 使用 至 驱动 这 内部的 位 比率 发生器, 作 一个 optional 输入 至 这
计数器/计时器 或者 dpll, 和 至 提供 其它 必需的 clocking 信号.
x2/idcn 42 O
结晶 或者 中断 daisy chain:
当 一个 结晶 是 使用 作 这 定时 源, 这
结晶 是 连接 在 管脚 x1 和 x2. 这个 管脚 能 是 编写程序 至 提供 和
中断 daisy chain 起作用的-低 输出 这个 propagates 这 iackn 信号 至 更小的 priority
设备, 如果 非 起作用的 中断 是 pending. 这个 管脚 应当 是 grounded 当 一个 外部
时钟 是 使用 在 x1 和 x2, 是 不 使用 作 一个 中断 daisy chain 输出.
RESETN 7 I
主控 重置:
起作用的-低. 一个 低 在 这个 管脚 resets 这 传输者 和 接受者 和
resets 这 寄存器 显示 在 表格 1 的 这 cduscc 用户’ 手册. 重置 在
异步的, i.e., 非 时钟 是 必需的.
rxda, rxdb 37, 12 I
频道 一个 (b) 接受者 串行 数据 输入:
这 least 重大的 位 是 received 第一. 如果
外部 接受者 时钟 是 指定 为 这 频道, 这 输入 是 抽样 在 这 rising 边缘
的 这 时钟.
txda, txdb 36, 13 O
频道 一个 (b) 传输者 串行 数据 输出:
这 least 重大的 位 是 transmitted
第一. 这个 输出 是 使保持 在 这 标记 (高) 情况 当 这 传输者 是 无能 或者
当 这 频道 是 运行 在 local loopback 模式. 如果 外部 传输者 时钟 是
指定 为 这 频道, 这 数据 是 shifted 在 这 下落 边缘 的 这 时钟.
rtxca, rtxcb 39, 10 i/o
频道 一个 (b) 接受者/传输者 时钟:
作 一个 输入, 它 能 是 编写程序 至
供应 这 接受者, 传输者, 计数器/计时器, 或者 dpll 时钟. 作 一个 output, 能 供应 这
计数器/计时器 输出, 这 传输者 变换 时钟 (1x), 或者 这 接受者 抽样 时钟 (1x).
这 最大 外部 接受者/传输者 时钟 频率 是 4mhz.
: 点此下载
