7
rev. 7/16/03 sp6122 低 电压, 微观的 8, pfet, buck 控制 © 版权 2003 sipex 公司
电源 在 重置 (por): 持续
内部的 1.25v 是 更好 比 这 1 v thresh-
old. 便条 这个 是 一个 “loose” 门槛 和 应当
不 是 使用 至 保证 下面 电压 锁
输出 和 遵守 至 v
CC
. 小心 应当 是 引领
至 确保 那 v
CC
做 不 “get stuck” 在 这
方法 至 它的 管制 值.
软 开始
软 开始 是 必需的 在 步伐-向下 控制-
lers 至 阻止 excess inrush 电流 通过
这 电源 train 在 开始-向上. 在 这
sp6122, 这个 是 managed 通过 turning
这 pfet 转变 在 和 一个 fixed 频率
时钟 和 然后 turning 这 转变 止 当
分隔 向下 版本 的 这 输出 电压
超过 这 内部的 ss 电压 ramp. 这
内部的 ss 电压 ramp rises 和 一个 0.5 v/
ms 回转 比率 和 这 内部的 反馈
电压 跟随 这个 比率 的 改变. 这
存在 的 这 输出 电容 creates
extra 电流 绘制 在 startup. 自从
dV
输出
/dt creates 一个 平均 sustained cur-
rent 在 这 输出 电容, 这个 电流
必须 是 考虑 当 calculating 顶峰
inrush 电流 和 在 电流 门槛.
一个 expression 至 决定 这 excess 在-
rush 电流 预定的 至 这 dv
输出
/dt 的 这
输出 电容 是:
IC
输出
= c
输出
*0.5 v/ms *
V
输出
,
V
R
在哪里 vr 是 这 内部的 涉及 电压.
锁 向上 &放大; hiccup 模式
作 先前 陈述, 如果 这 sp6122 发现
一个 在 电流 情况 和 initiates 一个
故障, 这 电源 供应 仍然是 “locked up”.
那 是, 这 fflag 管脚 立即 pulls
低 (如果 承载) 和 这 pfet 转变 转变
止. 这个 情况 是 永久的 除非 这
也 这 v
CC
或者 使能 是 cycled. 如何-
总是 如果 fflag 是 系 至 使能, 这 sp6122
将 重新开始 没有 帮助 (hiccup
模式). 此外, 这 重新开始 时间 能 是
控制 用 这 增加 的 一个 小 capaci-
tor 在 这 使能 管脚 至 地面. 这
重新开始 时间 是 equal 至 这 数量 的 时间 它
takes 为 这 5
µ
一个 使能 管脚 电流 至
承担 这 外部 电容 至 一个 nfet
门槛 (roughly 1v). 这 波形 那
describe 这 hiccup 模式 运作 是
显示 在下.
时间
SWN
Voltage
v(v
在
)
0V
Inductor
电流
I
加载
0A
比较器
涉及
Voltage
1.25v
0V
0V
0.25v
SS
Voltage
dV
SS
/dt = 0.5vms
VI
设置
- vi
SENSE
0V
1.0v
v(v
CC
)
0V
0V
0V
FFLAG
电压
使能
电压
150mV
时间
dV
使能
/dt = 4
µ
一个/c
使能
PDRV
电压
v(v
CC
)
v(v
CC
)
theory 的 运作: 持续
: 点此下载
