7/77
st10r272l - 管脚 描述
p4.0–
p4.7
23-26
29-32-
i/o 5T 一个 8-位 双向的 i/o port. 端口 8 是 位-wise 可编程序的
为 输入 或者 输出 通过 方向 位. 为 一个 管脚 配置 作
输入, 这 输出 驱动器 是 放 在 高-阻抗 状态.
Port 4 能 是 使用 至 输出 这 段 地址 线条 为
外部 总线 配置.
23 O 5T p4.0 A16 least 重大的 段 地址. 线条
... ... ... ... ... ...
26 O 5T p4.3 A19 段 地址 线条
29 O 5T p4.4 A20 段 地址 线条
O 5T SSPCE1 碎片 使能 线条 1
30 O 5T p4.5 A21 段 地址 线条
O 5T SSPCE0 sspchip 使能 线条 0
31 O 5T p4.6 A22 段 地址 线条
i/o 5T SSPDAT ssp 数据 输入/输出 线条
32 O 5T p4.7 A23 大多数 重大的 段 地址. 线条
O 5T SSPCLK ssp 时钟 输出 线条
RD
33 O 5T 外部 记忆 读 strobe. rd 是 使活动 为 每 exter-
nal 操作指南 或者 数据 读 进入.
wr/
WRL
34 O 5T 外部 memory 写 strobe. 在 wr-模式, 这个 管脚 是 acti-
vated 为 每 外部 数据 写 进入. 在 wrl-模式, 这个
管脚 是 使活动 为 低 字节 数据 写 accesses 在 一个 16-位
总线, 和 为 每 数据 写 进入 在 一个 8-位 总线.
看 wrcfg 在 这 syscon 寄存器 为 mode 选择.
准备好/
准备好
35 I 5T 准备好 输入. 起作用的 水平的 是 可编程序的. 当 这 准备好
函数 是 使能, 这 选择 inactive 水平的 在 这个 管脚 dur-
ing 一个 外部 记忆 进入 将 强迫 这 嵌入 的 mem-
ory 循环 时间 waitstates 直到 这 管脚 returns 至 这 选择
起作用的 水平的. 极性 是 可编程序的.
标识
管脚 号码
(tqfp)
输入 (i)
输出 (o)
Kind
1)
函数
表格 1 管脚 定义
1
: 点此下载
