描述
特性
SY69952
rev.: m amendment: /0
公布 日期: october, 1998
■
一个 完全 atm 兼容 单独的 碎片 传输者
和 接受者
■
seamless 运作 和 pmc-sierra pm5345, vlsi
vns67200, ig
t wac-013-b/wac-413-一个 和
NEC
µ
pd98402 uni processors
■
支持 时钟 和 数据 恢复 从 51.84 mbit/s
或者 155.52 mbit/s nrz 或者 nrzi 数据 stream
■
155.52mhz 时钟 multiplication 从 19.44mhz
源 或者 51.84mhz 时钟 multiplication 从
6.48mhz 源
■
线条 接受者 输入: 非 外部 buffering 需要
■
差别的 输出 buffering
■
link 状态 indication
■
循环-后面的 测试
■
100k ecl 兼容 i/o
■
单独的 +5 volt 电源 供应
■
替换 为 cypress cy7b952
■
这 sy69952 遵守 和 bellcore, itu/ccitt &放大;
ansi 规格
■
有 在 28-管脚 soic 包装
micrel-synergy's sy69952 包含 全部地 整体的
传输者 和 接受者 功能 设计 至 提供
时钟 恢复 和 一代 为 也 51.84mbit/s oc/
sts-1 或者 155.52mbit/s oc/sts-3 sonet/sdh
(sy69952) 和 atm 产品.
在-碎片 时钟 一代 是 执行 用 一个 低-jitter
阶段-锁 循环 (pll) 准许 使用 的 19.44mhz
涉及 为 155.52mhz 一代 或者 一个 6.48mhz
涉及 为 51.84mhz 一代. 时钟 恢复 是
执行 用 同步 这 在-碎片 vco 直接地 至
这 新当选的 数据 stream.
这 sy69952 满足 这 jitter 遵从 criteria 的
bellcore, itu/ccitt 和 ansi standards. 低 jitter 是
保证 用 micrel-synergy's 先进的 pll 技术
和 积极的 ecl (pecl) i/o.
micrel-synergy's 电路 设计 技巧 结合 和
asset™ 双极 技术 结果 在 过激-快
效能 和 低 噪音 和 低 电源 消耗.
oc-3/sts-3
时钟 recovering
TRANSCEIVER
函数的 块 图解
管脚 配置
1
2
3
4
5
6
7
8
9
10
11
12
13
14
顶 视图
SOIC
28
27
26
25
24
23
22
21
20
19
18
17
16
15
ROUT+
rout-
RIN+
rin-
模式
V
CC
CD
循环
refclk-
REFCLK+
tout-
TOUT+
PLL1+
pll1- pll2-
PLL2+
tser-
TSER+
TCLK+
tclk-
V
CC
V
EE
V
CC
LFI
RSER+
rser-
RCLK+
rclk-
PLL
PLL
x8
RECEIVE
TRANSMIT
REFCLK+
refclk-
PLL1+
pll1-
ROUT+
rout-
RIN+
rin-
TOUT+
tout-
RCLK+
rclk-
RSER+
rser-
TSER+
tser-
TCLK+
tclk-
模式
PLL2+
pll2-循环
LFICD
1
: 点此下载
