TI380C30A
整体的 token-环绕 commprocessor
和 物理的-layer 接口
spws034 – march 1998
8
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
终端 功能 (持续)
终端
i/o/e
†
描述
名字 非.
i/o/e
†
描述
MAX0 16 i/o
local-记忆 扩展-地址 位. max0 驱动 ax0 在 行-地址 时间 和 a12 在 column-address
和 数据-有效的 时间 为 所有 循环. max0 能 是 latched 用 mras
. 驱动 a12 eases 接合 至 一个
烧-在 地址 (bia) 只读存储器.
记忆 循环
1Q 2Q 3Q 4Q
信号 AX0 A12 A12 A12
MAX2 17 i/o
local-记忆 扩展-地址 位. max2 驱动 ax2 在 行-地址 time, 这个 能 是 latched 用
MRAS
, 和 a14 在 column-地址 和 数据-有效的 时间 为 所有 循环. 驱动 a14 eases 接合 至
一个 bia 只读存储器.
记忆 循环
1Q 2Q 3Q 4Q
信号 AX2 A14 A14 A14
MAXPH 35 i/o
local-记忆 扩展 地址 和 parity — 高 字节. 为 这 第一 quarter 的 一个 记忆 循环, maxph
carries 这 扩展-地址 位 ax1; 为 这 第二 quarter 的 一个 记忆 循环, maxph carries 这
扩展-地址 位 ax0; 和 为 这 last half 的 这 记忆 循环, maxph carries 这 parity 位 为 这
高 数据 字节.
记忆 循环
1Q 2Q 3Q 4Q
信号 AX1 AX0 Parity Parity
MAXPL 39 i/o
local-记忆 扩展 地址 和 parity — 低 字节. 为 这 第一 quarter 的 一个 记忆 循环, maxpl
carries 这 扩展-地址 位 ax3; 为 这 第二 quarter 的 一个 记忆 循环, maxpl carries
扩展-地址 位 ax2; 和 为 这 last half 的 这 记忆 循环, maxpl carries 这 parity 位 为 这
低 数据 字节.
记忆 循环
1Q 2Q 3Q 4Q
信号 AX3 AX2 Parity Parity
MBCLK1
MBCLK2
173
174
O
local-总线 时钟 1 和 local-总线 时钟 2. mbclk1 和 mbclk2 是 关联 为 所有 local-总线 transfers.
mbclk2 lags mbclk1 用 一个 quarter 的 一个 循环. mbclk1 和 mbclk2 运作 符合 至:
MBCLK1– OSCIN CLKDIV
MBCLK2
8 mhz 64 mhz H (4-mhz local 总线)
8 mhz 32 mhz L (4-mhz local 总线)
12 mhz 48 mhz L (6-mhz local 总线)
MBEN 24 O
缓存区 使能. mben使能 这 双向的 缓存区 输出 在 这 madh, maxph, maxpl, 和 madl
buses 在 这 数据 阶段. mben
是 使用 和 mddir, 这个 选择 这 缓存区-输出 方向.
h = 缓存区 输出 无能
l = 缓存区 输出 使能
MBGR 37 i/o 保留. mbgr必须 是 left unconnected.
MBIAEN 176 O
burned-在 地址 使能. mbiaen是 一个 输出 信号 使用 至 提供 一个 输出 使能 为 这 只读存储器
containing 这 adapter’s bia.
h = MBIAEN是 驱动 高 为 任何 写 accesses 至 这 地址 在 >00.0000 和 >00.000f,
或者 任何 accesses (读/写) 至 任何 其它 地址.
l = MBIAEN
是 驱动 低 为 任何 读 从 地址 在 >00.0000 和 >00.000f.
MBRQ 36 i/o 保留. mbrq必须 是 牵引的 高 (看 便条 3)
†
i = 输入, o = 输出, e = 提供 外部-组件 连接 至 这 内部的 电路系统 为 tuning
便条 3. 各自 终端 必须 是 系 individually 至 v
DD
和 一个 1-k
Ω
pullup 电阻.
: 点此下载
