首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:653374
 
资料名称:TLV1544CD
 
文件大小: 577.56K
   
说明
 
介绍:
LOW-VOLTAGE 10-BIT ANALOG-TO-DIGITAL CONVERTERS WITH SERIAL CONTROL AND 4/8 ANALOG INPUTS
 
 


: 点此下载
  浏览型号TLV1544CD的Datasheet PDF文件第1页
1
浏览型号TLV1544CD的Datasheet PDF文件第2页
2

3
浏览型号TLV1544CD的Datasheet PDF文件第4页
4
浏览型号TLV1544CD的Datasheet PDF文件第5页
5
浏览型号TLV1544CD的Datasheet PDF文件第6页
6
浏览型号TLV1544CD的Datasheet PDF文件第7页
7
浏览型号TLV1544CD的Datasheet PDF文件第8页
8
浏览型号TLV1544CD的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
tlv1544c, tlv1544i, tlv1548c, tlv1548i, tlv1548m
低-电压 10-位 相似物-至-数字的 转换器
和 串行 控制 和 4/8 相似物 输入
slas139c – 12月 1996 – 修订 january 1999
3
邮递 办公室 盒 655303
达拉斯市, 德州 75265
终端 功能
终端
i/o 描述
名字 非.
非.
i/o 描述
A0–A3
A4–A7
6–9
1–4
5–8
I 相似物 输入. 这 相似物 输入 是 内部 多路复用. (为 一个 源 阻抗 更好 比
1 k
, 这 异步的 开始 应当 是 使用 至 增加 这 抽样 时间.)
CS 16 15 I 碎片 选择. 一个 高-至-低 转变 在 csresets 这 内部的 counters 和 控制 和 使能 数据 在,
数据 输出, 和 i/o clk 在里面 这 最大 建制 时间. 一个 低-至-高 转变 使不能运转 数据 in, 数据
输出, 和 i/o clk 在里面 这 建制 时间.
CSTART 10 9 I 抽样/转换 开始 控制. cstart控制 这 开始 的 这 抽样 的 一个 相似物 输入 从 一个
选择 multiplex 频道. 一个 高-至-低 转变 开始 这 抽样 的 这 相似物 输入 信号. 一个
低-至-高 转变 puts 这 样本-和-支撑 函数 在 支撑 模式 和 开始 这 转换. cstart
是 独立 从 i/o clk 和 工作 当 cs 是 高. 这 低 cstart持续时间 控制 这 持续时间
的 这 抽样 循环 为 这 切换 电容 排列. cstart
是 系 至 v
CC
如果 不 使用.
数据 在 2 17 I 串行 数据 输入. 这 4-位 串行 数据 选择 这 desired 相似物 输入 和 测试 电压 至 是 转变 next
在 一个 正常的 循环. 这些 位 能 也 设置 这 转换 比率 和 使能 这 电源-向下 模式.
当 运行 在 这 微处理器 模式, 这 输入 数据 是 提交 msb 第一 和 是 shifted 在 在 这
第一 四 rising (inv clk
= v
CC
) 或者 下落 (inv clk= 地) edges 的 i/o clk (之后 cs
).
g(
CC
)g( )g ( )
当 运行 在 这 dsp 模式, 这 输入 数据 是 提交 msb 第一 和 是 shifted 在 在 这 第一 四
下落 (inv clk
= v
CC
) 或者 rising (inv clk = 地) edges 的 i/o clk (之后 fs
).
之后 这 四 输入 数据 位 有 被 读 在 这 输入 数据 寄存器, 数据 在 是 ignored 为 这 remainder
的 这 电流 转换 时期.
数据 输出 1 16 O 三-状态 串行 输出 的 这 一个/d 转换 结果. 数据 输出 是 在 这 高-阻抗 状态 当 cs
是 高 和 起作用的 当 cs是 低 或者 之后 fs
(在 dsp 模式). 和 一个 有效的 cs 信号, 数据 输出 是 移除
从 这 高-阻抗 状态 和 是 驱动 至 这 逻辑 水平的 相应的 至 这 msb 或者 lsb 值 的
这 previous 转换 结果. 数据 输出 改变 在 这 下落 (微处理器 模式) 或者 rising (dsp
模式) 边缘 的 i/o clk.
EOC 4 19 O 终止 的 转换. eoc 变得 从 一个 高 至 一个 低 逻辑 水平的 在 这 tenth rising (微处理器 模式)
或者 tenth 下落 (dsp 模式) 边缘 的 i/o clk 和 仍然是 低 直到 这 转换 是 完全 和 数据 是
准备好 为 转移. eoc 能 也 表明 那 这 转换器 是 busy.
FS 13 12 I dsp 框架 同步 输入. fs indicates 这 开始 的 一个 串行 数据 框架 在 或者 输出 的 这 设备. fs
是 系 至 v
CC
当 接合 这 设备 和 一个 微处理器.
11 10 地面 返回 为 内部的 电路系统. 所有 电压 度量 是 和 遵守 至 地, 除非 否则
指出.
inv clk 12 11 I inverted 时钟 输入. inv clk 是 系 至 地 当 一个 inverted i/o clk 是 使用 作 这 源 的 这 输入
时钟. 这个 affects 两个都 微处理器 和 dsp 接口. inv clk
是 系 至 v
CC
如果 i/o clk 是 不
inverted. inv clk
能 也 invoke 一个 建造-在 测试 模式.
终端 号码 是 为 这 d 包装.
终端 号码 是 为 这 db, j, 和 fk 包装.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com